日本語 ENGLISH

研究発表

Research Activity (Morie Lab) 1997-
Last modified on Nov 08, 2018

■ 2018年 <2018>

Papers

  1. 森江 隆,
    【招待論文】脳型アナログ演算と専用集積回路,
    人工知能, Vol. 33, No. 1, pp. 39-44, Jan., 2018. [in Japanese]
  2. A. Suzuki, T. Morie, H. Tamukoh,
    A Shared Synapse Architecture for Efficient FPGA Implementation of Autoencoders,
    PLOS ONE, Vol. 13, No. 3, e0194049, March 15, 2018. (DOI:10.1371/journal.pone.0194049)
  3. S. Uenohara, T. Morie, H. Tamukoh, K. Aihara,
    A pulse-width-modulation mode CMOS integrated circuit implementation of threshold-coupled map,
    Nonlinear Theory and Its Applications, IEICE, Vol. 9, Issue 2, pp. 268-280, April 2018. (DOI:10.1587/nolta.9.268)
    [Collaboration with Prof. Aihara, Univ. of Tokyo]
  4. Q. Wang, H. Tamukoh, T. Morie,
    A Time-domain Analog Weighted-sum Calculation Model for Extremely Low Power VLSI Implementation of Multi-layer Neural Networks,
    arXiv.org, arXiv:1810.06819, Oct. 2018. (https://arxiv.org/abs/1810.06819)
    [without review]

International Conferences (without review)

  1. K. Yamashita, M. Harada, T. Morie, A. T. Fukuchi, M. Arita, Y. Takahashi, S. Samukawa,
    Analog Memory Devices for Time-domain Weighted-sum Calculation Circuits,
    Proc. of the Eighteenth Int. Symp. on Advanced Fluid Information (AFI-2018), pp. 100-101, Sendai, Japan, Nov. 7-9(8), 2018.
    [Collaboration with Takahashi Lab, Hokkaido Univ. and Samukawa Lab, Tohoku Univ.]
(Japanese papers and Domestic meetings [written in Japanese])

国内学会, 研究会, 口頭発表

  1. 森江 隆,
    【招待講演】脳型アナログ集積回路開発の経緯と展望,
    第23回電子デバイス界面テクノロジー研究会, 企画セッション 「ポストディープラーニングに向けたニューロチップの基盤技術」, 2018年1月19-20(19)日, 東レ総合研修センター(静岡)
  2. 森江 隆,
    【招待講演】脳型人工知能ハードウェア開発の現状と課題,
    Electron Devices Technology and Manufacturing (EDTM) Conference 2018, 日本語チュートリアル, 2018年3月13日, 神戸商工会議所会館(神戸)
  3. 森江 隆, 原田 將敬, 高橋 光恵, 酒井 滋樹,
    【招待講演】ニューロモルフィックハードウェアのためのFeFETアナログメモリ,
    第65回応用物理学会 春季学術講演会, 講演番号18p-D104-3, p. 135, 2018年3月18日, 早稲田大学(東京) [産総研との共同研究]
  4. 李 遠霖, 勝村 玲音, Mika Kristian Gronroos, 福地 厚, 有田 正志, 安藤 秀幸, 森江 隆, 高橋 庸夫,
    酸素欠陥を導入したTa_2O_5-δ抵抗変化型多値メモリ特性の検討,
    第65回応用物理学会 春季学術講演会, 講演番号18p-G203-10, p.12-226, 2018年3月17-20(18)日, 早稲田大学(東京) [北大との共同研究]
  5. 森江 隆, 山口 正登志, 川島 一郎, 田向 権,
    【招待講演】深層学習ハードウェアのためのカオスボルツマンマシンのVLSI実装,
    電子情報通信学会 集積回路研究会, ICD2018-4, p. 13, 2018年4月19-20(19)日, 機械振興会館(東京)
  6. 森江 隆, 田向 権,
    【招待講演】家庭用サービスロボットへの適用に向けた脳型知能集積回路の開発,
    電子情報通信学会 第31回回路とシステムワークショップ, 2018年5月17-18(17)日, 北九州国際会議場(北九州)
  7. 森江 隆,
    【招待講演】脳型情報処理のための時間領域アナログ演算方式回路とアナログメモリデバイス,
    JEITA 先端電子材料・デバイス技術フォーラム, 2018年7月12日, 大手センタービル(東京)
  8. M. Kawauchi, K. Takada, K. Tateno, and T. Morie,
    A Hippocampal Spiking Neural Network Model for Path-Dependent Place Cells,
    第28回日本神経回路学会全国大会(JNNS2018), P2-24, 2018年10月24-27(26)日, 沖縄科学技術大学院大学(沖縄) [立野研との共同研究]

■ 2017年 <2017>

Papers

  1. K. Kudo, T. Morie,
    Self-Feedback Electrically Coupled Spin-Hall Oscillator Array for Pattern-Matching Operation,
    Appl. Phys. Express, Vol. 10, No. 4, 043001, March 9, 2017. (DOI:10.7567/APEX.10.043001)
    [Collaboration with Toshiba Corp.]
  2. D. Pramanta, T. Morie, H. Tamukoh,
    Synchronization of Pulse-Coupled Phase Oscillators over Multi-FPGA Communication Links,
    Journal of Robotics, Networking and Artificial Life, Vol. 4, No. 1, pp. 91-96, June 2017.
  3. 森江 隆, 石井 和男, 我妻 広明, 田向 権, 榎田 修一, 齊藤 剛史, 松永 良一, 松波 勲, 大貝 晴俊,
    カーロボ連携大学院での自動車・ロボットの知能化高度化に向けた専門人材育成 (Fostering Professional Personnel for Intelligent Car and Robotics in Car-Robo Joint Graduate School),
    工学教育 (J. of JSEE), Vol. 65, No. 4, pp. 51-56, July 20, 2017. [カーロボ連携大学院関係, in Japanese]

International Conferences (with review)

  1. D. Pramanta, T. Morie, H. Tamukoh,
    Implementation of multi-FPGA Communication using Pulse-Coupled Phase Oscillators,
    Proc. of the 2017 Int. Conf. On Artificial Life And Robotics (ICAROB 2017), p. 57, Seagaia Convention Center Miyazaki, Jan. 19-22(20), 2017.
  2. Y. Aratani, Y. Y. Jye, A. Suzuki, D. Shuto, T. Morie, H. Tamukoh,
    Multi-Valued Quantization Neural Networks toward Hardware Implementation,
    Proc. of the 2017 Int. Conf. On Artificial Life And Robotics (ICAROB 2017), p. 58, Seagaia Convention Center Miyazaki, Jan. 19-22(20), 2017.
  3. M. Yamaguchi, H. Tamukoh, H. Suzuki, T. Morie,
    A CMOS Chaotic Boltzmann Machine Circuit and Three-neuron Network Operation,
    Proc. Int. Joint Conf. on Neural Networks (IJCNN 2017), pp. 1218-1224, Anchorage, Alaska, USA, May 14-19(15), 2017. [Collaboration with Prof. Suzuki, Osaka Univ.]
  4. Y. Li, R. Katsumura, M. K. Gronroos, A. T.-Fukuchi, M. Arita, H. Ando, T. Morie, Y. Takahashi,
    Evaluation of Multilevel Memory Capability of ReRAM Using Ta2O5 Insulator and Different Electrode Materials,
    IEEE Silicon Nanoelectronics Workshop (SNW), pp. 85-86, Kyoto, Japan, June 4-5(4), 2017.
    [Collaboration with Takahashi Lab, Hokkaido Univ.]
  5. Yutaro Ishida, Yuichiro Tanaka, Sansei Hori, Yuta Kiyama, Yuki Kuroda, Masataka Hisano, Hiroto Fujita, Yuma Yoshimoto, Yoshiya Aratani, Goki Iwamoto, Kohei Hashimoto, Dinda Pramanta, Yushi Abe, Takashi Morie, Hakaru Tamukoh,
    Approach to accelerate the development of practical home service robots - RoboCup@Home DSPL - (Invited),
    26th IEEE Int. Symp. on Robot and Human Interactive Communication (RO-MAN 2017), RO-MAN Workshop: HRI for Service Robots in RoboCup@Home, Lisbon, Portugal, Aug. 28 - Sep. 1 (Sep. 1), 2017.
  6. S. Hori, M. Zapata, J. Madrenas, T. Morie, H. Tamukoh,
    An Implementation of a Spiking Neural Network Using Digital Spiking Silicon Neuron Model on a SIMD Processor,
    26th Int. Conf. on Artificial Neural Networks (ICANN 2017), Lecture Notes in Computer Science, Vol. 10613, pp. 437-438, Alghero, Sardinia, Italy, Sep. 11-14(12), 2017.
  7. Y. J. Yeoh, T. Morie, H. Tamukoh,
    A Hardware Oriented Dropout Algorithm for Efficient FPGA Implementation,
    Proc. of 24th Int. Conf. on Neural Information Processing (ICONIP 2017), Lecture Notes in Computer Science, Vol. 10638, pp.821-829, Guangzhou, China, Nov. 14-18(17), 2017.
  8. T. Morie,
    Analog Memory Devices and Circuits for Future Brain-like AI Processors (Invited),
    2017 Int. Workshop on Dielectric Thin Films for Future Electron Devices: Science and Technology (IWDTF 2017), Nara, Japan, Nov. 20-22(20), 2017.

International Conferences (without review)

  1. M. Yamaguchi, H. Tamukoh, H. Suzuki, T. Morie,
    Analog CMOS VLSI Implementation of Chaotic Boltzmann Machines,
    The 5th RIEC Int. Symp. on Brain Functions and Brain Computer, Abstract Book, P-2, Sendai, Japan, Feb. 27-28(27), 2017. [Collaboration with Prof. Suzuki, Osaka Univ.]
  2. A. Suzuki, T. Morie, H. Tamukoh,
    Stacked Autoencoders with Shared Synapse Architecture for Digital Hardware Implementation,
    The 5th RIEC Int. Symp. on Brain Functions and Brain Computer, Abstract Book, P-3, Sendai, Japan, Feb. 27-28(27), 2017.
  3. S. Hori, T. Morie, H. Tamukoh,
    Hardware Oriented Random Number Generation Method for Restricted Boltzmann Machines,
    The 5th RIEC Int. Symp. on Brain Functions and Brain Computer, Abstract Book, P-4, Sendai, Japan, Feb. 27-28(27), 2017.
  4. T. Morie,
    Time-domain Analog Computing and VLSI Systems toward Ultimately High-efficient Brain-like Hardware (Invited),
    Workshop on Brain-inspired Hardware, sponsored by AIST, Tokyo, Japan, March 30, 2017. (pdf)
  5. M. Harada, H. Ando, T. Morie, A. T. Fukuchi, M. Arita, Y. Takahashi, S. Samukawa,
    Analog Memory Operation of Parallel Connected Resistance Change Memory Devices,
    Proc. of the Seventeenth Int. Symp. on Advanced Fluid Information (AFI-2017), pp. 60-61, Sendai, Japan, Nov. 1-3(2), 2017.
    [Collaboration with Takahashi Lab, Hokkaido Univ. and Samukawa Lab, Tohoku Univ.]
(Japanese papers and Domestic meetings [written in Japanese])

国内学会, 研究会, 口頭発表

  1. 森江 隆,
    【招待講演】超低エネルギー時間軸脳型システム構築に向けた分子バイオ素子研究への期待,
    応用物理学会 有機分子・バイオエレクトロニクス分科会 会誌, Vol. 28, No. 1, p. 9-12, 2017年2月21日, 東京大学(東京)
  2. 森江 隆,
    【招待講演】時間領域アナログ方式で脳の演算効率に迫る,
    第18回 全脳アーキテクチャ勉強会, 2017年3月13日, 東京
  3. 勝村 玲音, 李 遠霖, Mika Gronroos, 福地 厚, 有田 正志, 高橋 庸夫, 安藤 秀幸, 森江 隆,
    異なる上部電極を有するTa2O5抵抗変化型メモリの多値特性評価,
    第64回応用物理学会 春季学術講演会, 講演番号14a-419-5, p. 05-031 2017年3月14-17(14)日, パシフィコ横浜(神奈川) [北大・高橋研との共同研究]
  4. 原田 將敬, 安藤 秀幸, 森江 隆, 勝村 玲音, 福地 厚, 有田 正志, 高橋 庸夫,
    多並列接続Cu-MoOx-Al抵抗変化型メモリのアナログメモリ動作,
    第64回応用物理学会 春季学術講演会, 講演番号14a-419-6, p. 05-032, 2017年3月14-17(14)日, パシフィコ横浜(神奈川) [北大・高橋研との共同研究]
  5. 山口 正登志, 田向 権, 鈴木 秀幸, 森江 隆,
    カオスボルツマンマシンのアナログ集積回路実装,
    電子情報通信学会 総合大会, 「神経回路ハードウェア研究の最前線」, DS-2-2, 情報・システム講演論文集1, pp. S-21-22, 2017年3月22-25(22)日, 名城大学(名古屋) [阪大・鈴木先生との共同研究]
  6. 堀 三晟, Madrenas Jordi, Mireya Zapata, 森江 隆, 田向 権,
    FPGAを用いたSIMDプロセッサによるDigital Spiking Silicon Neuronの実装,
    電子情報通信学会 総合大会, 「神経回路ハードウェア研究の最前線」, DS-2-9, 情報・システム講演論文集1, pp. S-34-35, 2017年3月22-25(22)日, 名城大学(名古屋) [Technical Univ. of Catalunyaとの共同研究]
  7. 田向 権, 堀 三晟, 鈴木章央, 森江 隆,
    効率的なFPGA実装のためのハードウェア指向ニューラルネットワーク,
    電子情報通信学会 総合大会, 「神経回路ハードウェア研究の最前線」, DS-2-10, 情報・システム講演論文集1, pp. S-36-37, 2017年3月22-25(22)日, 名城大学(名古屋)
  8. 森江 隆,
    【招待講演】脳型人工知能のためのアナログVLSIの回路とデバイス,
    日本学術振興会シリコン超集積化システム第165委員会, VLSI夏の学校関西, 「LSI技術者のための人工知能基礎講座」, 2017年8月25日, 立命館大(大阪)
  9. 山口 正登志, 岩元 剛毅, 田向 権, 鈴木 秀幸, 森江 隆,
    CMOSカオスボルツマンマシン回路の設計と評価,
    電気学会 電子・情報・システム部門大会 講演論文集, TC10-5, 2017年9月6-9(7)日, サンポートホール高松(香川) [阪大・鈴木先生との共同研究]
  10. 原田 將敬, 森江 隆, 高橋 光恵,酒井 滋樹,
    時間領域積和演算回路のためのFeFETアナログ記憶特性評価,
    第78回応用物理学会 秋季学術講演会, 講演番号8p-C18-2, p. 12-454, 2017年9月5-8(8)日, 福岡国際センター(福岡) [産総研との共同研究]
  11. 原田 將敬, 安藤 秀幸, 福地 厚, 有田 正志, 高橋 庸夫, 高橋 光恵, 酒井 滋樹, 森江 隆,
    時間領域アナログニューラル計算ハードウェアのための不揮発性アナログメモリデバイスの評価,
    第27回日本神経回路学会全国大会(JNNS2017), P-77, 2017年9月20-22(21)日, 北九州国際会議場(北九州) [北大・高橋研および産総研との共同研究]
  12. ヨー ヨンジェ, 森江 隆, 田向 権,
    乱数生成器不要の簡略型Dropoutアルゴリズム,
    第27回日本神経回路学会全国大会(JNNS2017), P-80, 2017年9月20-22(21)日, 北九州国際会議場(北九州)
  13. 岩元 剛毅, 王 権, 山口 正登志, 田向 権, 森江 隆,
    時間領域アナログ荷重加算回路法のCMOS VLSI回路を用いた評価,
    第27回日本神経回路学会全国大会(JNNS2017), P-81, 2017年9月20-22(21)日, 北九州国際会議場(北九州)
  14. 川島 一郎, 山口 正登志, 鈴木 秀幸, 森江 隆, 田向 権,
    カオスボルツマンマシンのFPGA実装,
    第27回日本神経回路学会全国大会(JNNS2017), P-82, 2017年9月20-22(21)日, 北九州国際会議場(北九州) [阪大・鈴木先生との共同研究]
  15. 山口 正登志, 岩元 剛毅, 鈴木 秀幸, 田向 権, 森江 隆,
    カオスボルツマンマシンのアナログハードウェア実装,
    第27回日本神経回路学会全国大会(JNNS2017), P-83, 2017年9月20-22(21)日, 北九州国際会議場(北九州) [阪大・鈴木先生との共同研究]
  16. 森江 隆,
    【招待講演】脳型人工知能ハードウェアの物理モデルと実装課題,
    分子アークテクトニクス研究会, 2017年12月4-5(5)日, 愛媛大(愛媛)
  17. 森江 隆,
    脳型AIハードウェアの物理モデルとアナログメモリ素子,
    東北大学電気通信研究所共同プロジェクト研究会 「新規固体デバイス・回路を用いた脳型コンピューティングに関する研究」, 2018年12月26日, 東北大(仙台)

■ 2016年 <2016>

Papers

  1. T. Tohara, H. Liang, H. Tanaka, M. Igarashi, S. Samukawa, K. Endo, Y. Takahashi, T. Morie,
    Silicon Nanodisk Array with a Fin Field-effect Transistor for Time-domain Weighted Sum Calculation toward Massively Parallel Spiking Neural Networks,
    Appl. Phys. Express, Vol. 9, No. 3, 034201, Feb. 12, 2016.
    DOI: 10.7567/APEX.9.034201 (Open Access)
    [Collaboration with Samukawa Lab., Tohoku Univ., AIST, and Takahashi Lab., Hokkaido Univ.]

International Conferences (with review)

  1. M. Jo, R. Katsumura, A. Tsurumaki-Fukuchi, M. Arita, Y. Takahashi, H. Ando, T. Morie,
    Analog Memory Characteristics of 1T1R MoOx Resistive Random Access Memory,
    IEEE Silicon Nanoelectronics Workshop (SNW), pp. 78-79, Honolulu, Hawaii, USA, June 12-13(12), 2016.
    [Collaboration with Takahashi Lab, Hokkaido Univ.]
  2. T. Morie, H. Liang, T. Tohara, H. Tanaka, M. Igarashi, S. Samukawa, K. Endo, Y. Takahashi,
    Spike-based Time-domain Weighted-sum Calculation Using Nanodevices for Low Power Operation (Invited),
    16th Int. Conf. on Nanotechnology (IEEE NANO), pp. 390-392, Sendai, Japan, Aug. 22-25(23), 2016.
  3. L. Hofer, M. Tanaka, H. Tamukoh, A. A. F. Nassiraei, T. Morie,
    Depth-Based Visual Servoing Using Low-Accurate Arm,
    Joint 8th Int. Conf. on Soft Computing and Intelligent Systems and 17th Int. Symp. on Advanced Intelligent Systems (SCIS & ISIS 2016), pp. 524 - 531, Sapporo, Japan, Aug. 25-28(27), 2016.
    [Collaboration with a student from LaBRI, University of Bordeaux, related to Internship of Car-Robo Joint Grad. School.]
  4. S. Hori, T. Morie, H. Tamukoh,
    Restricted Boltzmann Machines without Random Number Generators for Efficient Digital Hardware Implementation,
    The 25th Int. Conf. on Artificial Neural Networks (ICANN), Vol. 9886, pp. 391-398, Barcelona, Spain, Sept. 6-9(9), 2016.
  5. I. Kawashima, S. Uenohara, T. Kato, M. Yamaguchi, H. Suzuki, T. Morie, H. Tamukoh,
    Hardware-oriented Algorithm for Chaotic Boltzmann Machines,
    Proc. Int. Workshop on Smart Info-Media Systems in Asia (SISA), RS1-16, pp. 122-125, Ayutthaya, Thailand, Sept. 14-17(15), 2016.
    [SISA Excellent Student Paper Awards] [Collaboration with Prof. Suzuki, Osaka Univ.]
  6. T. Morie,
    Analog VLSI Circuits and Devices for Neuro-Inspired Time-Domain Computing (Invited),
    Ext. Abstracts of Int. Conf. on Solid State Devices and Materials (SSDM 2016), B-7-03, pp. 117-118, Tsukuba, Japan, Sept. 26-29(29), 2016.
  7. A. Suzuki, T. Morie, H. Tamukoh,
    FPGA Implementation of Autoencoders Having Shared Synapse Architecture,
    Proc. 23rd Int. Conf. on Neural Information Processing (ICONIP2016), (Lecture Notes in Computer Science, LNCS ), Part I, LNCS 9947, pp. 231-239, Kyoto, Japan, Oct. 16-21(17), 2016.
  8. Q. Wang, H. Tamukoh, T. Morie,
    Time-domain Weighted-sum Calculation for Ultimately Low Power VLSI Neural Networks,
    Proc. 23rd Int. Conf. on Neural Information Processing (ICONIP2016), (Lecture Notes in Computer Science, LNCS ), Part I, LNCS 9947, pp. 240-247, Kyoto, Japan, Oct. 16-21(17), 2016.
  9. M. Yamaguchi, T. Kato, Q. Wang, H. Suzuki, H. Tamukoh, T. Morie,
    A CMOS Unit Circuit Using Subthreshold Operation of MOSFETs for Chaotic Boltzmann Machines,
    Proc. 23rd Int. Conf. on Neural Information Processing (ICONIP2016), (Lecture Notes in Computer Science, LNCS ), Part I, LNCS 9947, pp. 248-255, Kyoto, Japan, Oct. 16-21(17), 2016.
    [Collaboration with Prof. Suzuki, Osaka Univ.]
  10. K. Kudo, T. Morie,
    An Electrically Coupled Spin-Hall Oscillator Array for Pattern Matching Operation,
    61st Annual Conf. on Magnetism and Magnetic Materials (MMM 2016), HC-04, New Orleans, USA, Oct. 31 - Nov. 4(4), 2016.
    [Collaboration with Toshiba Corp.]

International Conferences (without review)

  1. S. Uenohara, H. Tamukoh, T. Morie,
    Cellular Automata Using a Threshold Coupled-Lattice Map Model,
    The 4th RIEC Int. Symp. on Brain Functions and Brain Computer, Abstract Book, P-1, Sendai, Japan, Feb. 23-24(23), 2016.
  2. M. Jo, R. Katsumura, A. T. Fukuchi, M. Arita1, Y. Takahashi1, H. Ando, T. Morie, S. Samukawa,
    nalog memory operated by MOSFET and MoOx Resistive Random Access Memory,
    Proc. of the Sixteenth Int. Symp. on Advanced Fluid Information (AFI-2016), pp. 58-59, Sendai, Japan, Oct. 10-12(11), 2016.
    [Collaboration with Takahashi Lab, Hokkaido Univ. and Samukawa Lab, Tohoku Univ.]
  3. H. Ando, K. Tomizaki, T. Tohara, T. Morie, A. T. Fukuchi, M. Arita, Y. Takahashi, S. Samukawa,
    Spike-based Neural Learning Hardware Using a Resistance Change Memory Device toward Brain-like Systems with Nanostructures,
    Proc. of the Sixteenth Int. Symp. on Advanced Fluid Information (AFI-2016), pp. 64-65, Sendai, Japan, Oct. 10-12(11), 2016.
    [Collaboration with Takahashi Lab, Hokkaido Univ. and Samukawa Lab, Tohoku Univ.]
(Japanese papers and Domestic meetings [written in Japanese])

国内学会, 研究会, 口頭発表

  1. 川島 一朗, 上ノ原 誠二, 加藤 孝史, 山口 正登志, 鈴木 秀幸, 森江 隆, 田向 権,
    カオスボルツマンマシンのディジタルハードウェア実装に関する検討,
    電子情報通信学会2016年総合大会 ISS特別企画「学生ポスターセッション」, ISS-SP-191, 2016年3月15-16(16)日, 九州大学伊都キャンパス(福岡)
  2. 富崎 和正, 森江 隆, 安藤 秀幸, 福地 厚, 有田 正志, 高橋 庸夫,
    Si MOSFET上に作製したCu-MoOx-Al抵抗変化型メモリを用いたSTDP制御回路とその評価,
    電子情報通信学会 NC研究会, Vol. 115, No. 514, pp. 7-12, 2016年3月22日, 玉川大学(東京) [北大・高橋研との共同研究]
  3. 森江 隆,
    【招待講演】脳型人工知能のためのアナログ集積回路とナノデバイス,
    第10回集積化MEMS技術研究会, 2016年5月20日, 東京大学(東京)
  4. 石田 裕太郎, 堀 三晟, 森江 隆, 田向 権,
    FPGAによるROS向け高速分散処理システムの実装,
    第60回システム制御情報学会研究発表講演会(SCI'16), TS02-111-5, 2016年5月25-27(25)日, 京都テルサ(京都)
  5. 堀三晟, 石田裕太郎, 奥村弘治, 木山雄太, 楠根穣, 田中悠一朗, 辻湧弥, 土田崇弘, 土谷諒, 藤本武, 山崎裕太, 佐藤寧, 森江隆, 田向権,
    【招待講演】Hibikino-Musashi@Homeチームにおけるロボット開発,
    第4回インテリジェントホームロボティクス研究会, 2016年5月27日, インテックス大阪(大阪)
  6. 森江 隆,
    【招待講演】脳型人工知能のためのアナログVLSIの回路とデバイス,
    日本学術振興会シリコン超集積化システム第165委員会, VLSI夏の学校, 2016年8月25日, 東京大(東京)
  7. 谷村大志,
    共有電圧波形のサンプリングによるニューラルネット学習回路,
    VDECデザイナーズフォーラム 2016, デザインアワード・アイデアコンテスト部門, 2016年8月25-26(26)日, 東京大(東京)
  8. 安藤 秀幸, 富崎 和正, 森江 隆, 福地 厚, 有田 正志, 高橋 庸夫,
    抵抗変化型メモリ素子を用いたスパイクタイミングによるニューラル学習回路,
    電気学会 電子・情報・システム部門大会, 講演番号TC15-2, pp. 461-465, 2016年8月31日-9月2日(2)日, 神戸大(神戸) [北大・高橋研との共同研究]
  9. 曹 民圭, 勝村 玲音, 福地 厚, 有田 正志, 高橋 庸夫, 安藤 秀幸, 森江 隆,
    ナノドットアレイデバイスのためのアナログメモリ素子制御の検討,
    第77回応用物理学会 秋季学術講演会, 講演番号14p-P6-1, 2016年9月13-16(14)日, 朱鷺メッセ(新潟) [北大・高橋研との共同研究]
  10. 勝村 玲音, M. K. Gronroos, 福地 厚, 有田 正志, 高橋 庸夫, 安藤 秀幸, 森江 隆,
    Ta/Ta2O5抵抗変化型メモリの多値・アナログメモリ動作の検討,
    第77回応用物理学会 秋季学術講演会, 講演番号14p-P6-3, 2016年9月13-16(14)日, 朱鷺メッセ(新潟) [北大・高橋研との共同研究]
  11. 森江 隆,
    【招待講演】生体の神経系と共生する電子デバイスと集積回路方式,
    第77回応用物理学会 秋季学術講演会, 講演番号15p-B11-8, 2016年9月13-16(15)日, 朱鷺メッセ(新潟)
  12. 工藤 究, 森江 隆 (K. Kudo, T. Morie),
    連想メモリ用スピンホール発振器アレイ (A coupled spin-Hall oscillator array for associative memories),
    第77回応用物理学会 秋季学術講演会, 講演番号16p-C41-4, 2016年9月13-16(16)日, 朱鷺メッセ(新潟) [東芝との共同研究]
  13. 森江 隆,
    【招待パネル】脳型チップのための時間軸アナログ非線形演算回路とデバイス,
    電子情報通信学会 ソサイエティ大会, パネルセッション AP-2「超知能チップは実現できるか?」, AP-2-5, p. , 2016年9月20-23(21)日, 北海道大学(札幌)

■ 2015年 <2015>

Papers

  1. K. Matsuzaka, H. Tanaka, S. Ohkubo, T. Morie,
    VLSI Implementation of a Coupled MRF Model Using Pulse-coupled Phase Oscillators,
    Electronics Letters, Vol. 51, Issue 1, pp. 46-48, 2015.
    DOI: 10.1049/el.2014.2105 (Open access)
  2. Y. Kim, T. Morie,
    A PWM-mode Pixel-parallel Image Processing Circuit Performing Directional State-propagation and Its Application to Subjective Contour Generation,
    Circuits, Systems & Signal Processing, Vol. 34, Issue 2, pp. 605-623, 2015.
    DOI: 10.1007/s00034-014-9871-9 (Online publication)
  3. M. Tanaka, T. Morie,
    Shadow Detection and Elimination Using a Light-source Color Vector and Its Application to In-vehicle Camera Images,
    Int. J. of innovative Computing, Information and Control, Vol. 11, No. 3, pp. 865-879, June 2015.
  4. S. Uenohara, D. Atuti, K. Matsuzaka, H. Tamukoh, T. Morie, K. Aihara,
    A CMOS Circuit for PWM-mode Nonlinear Transformation Robust to Device Mismatches to Implement Coupled Map Lattice Models,
    Nonlinear Theory and Its Applications, IEICE, Vol. 6, No. 4, pp. 570-581, Oct. 2015. (pdf)
  5. M. Tanaka, H. Matsubara, T. Morie,
    Human Detection and Face Recognition Using 3D Structure of Head and Face Surfaces Detected by RGB-D Sensor,
    Journal of Robotics and Mechatronics, Vol. 27, No. 6, pp. 691-697, Dec. 2015.
    doi: 10.20965/jrm.2015.p0691 (pdf)
  6. Y. Suedomi, H. Tamukoh, K. Matsuzaka, M. Tanaka, T. Morie,
    Parameterized Digital Hardware Design of Pulse-coupled Phase Oscillator Networks,
    Neurocomputing, Vol. 165, pp. 54-62, Oct., 2015.
    DOI: 10.1016/j.neucom.2014.07.084 (Online publication)

International Conferences (with review)

  1. T. Morie,
    CMOS Circuits and Nanodevices for Spike Based Neural Computing (Invited),
    IEEE Int. Meeting for Future of Electron Devices, Kansai, pp. 112-113, Kyoto, June 4-5(5), 2015.
    DOI: 10.1109/IMFEDK.2015.7158575
  2. H. Tamukoh, Y. Suedomi, K. Matsuzaka, T. Morie,
    VLSI Pulse-Coupled Phase Oscillator Networks and Their Emulator toward Spike-based Computation for Intelligent Processing (Invited),
    Ext. Abstracts of Int. Conf. on Solid State Devices and Materials (SSDM 2015), pp. 806-807, Sapporo, Japan, Sept. 27-30(28), 2015.
  3. H. Sou, T. Morie,
    A Pixel-Parallel State-Propagation Algorithm with Self-Update of Propagation Direction for Subjective Contour Generation,
    Int. Symp. on Intelligent Signal Processing and Communication Systems (ISPACS 2015), pp. 53-56, Bali, Indonesia, Nov. 9-12(10), 2015.
  4. Q. Wang, T. Kato, H. Suzuki, H. Tamukoh, T. Morie,
    Software Simulation of Chaotic Boltzmann Machines,
    3rd Int. Symp. on Applied Engineering and Sciences (SAES2015), Malaysia, Nov. 23-24, 2015.
    [Collaboration with Prof. Suzuki, Univ. of Tokyo]
  5. M. Yamaguchi, S. Uenohara, T. Morie, H. Tamukoh, K. Aihara,
    Measurement and Analysis of a CMOS Chaotic Spiking Oscillator Circuit That Acts as a Filter of Spike Trains,
    Proc. of the 2015 Int. Symp. on Nonlinear Theory and its Applications (NOLTA2015), pp. 515-518, Hong Kong, China, Dec. 1-4(3), 2015.

International Conferences (without review)

  1. S. Uenohara, D. Atuti, K. Matsuzaka, H. Tamukoh, T. Morie, K. Aihara,
    A Statistical Evaluation of a Device-mismatch Compensation Circuit for Brain-inspired LSIs,
    The 3rd RIEC Int. Symp. on Brain Functions and Brain Computer, Abstract Book, P-10, Sendai, Japan, Feb. 18-19(18), 2015.
  2. T. Tohara, Y. Kuramitsu, K. Endo, S. Samukawa, M. Masahara, T. Morie,
    Time-domain Multiply-and-accumulation Calculation Using Si Nanodisk Array Structures for Brain-like Computing,
    The 3rd RIEC Int. Symp. on Brain Functions and Brain Computer, Abstract Book, P-11, Sendai, Japan, Feb. 18-19(18), 2015.
  3. H. Ando, K. Tomizaki, T. Tohara, T. Morie, T. Hiroi, A. Nakane, R. Katsumura, A. Fukuchi, M. Arita, Y. Takahashi, S. Samukawa,
    Analog Memory Operation of Resistance Change Memory with MOSFET for Brain-like LSIs,
    Proc. of the Fifteenth Int. Symp. on Advanced Fluid Information (AFI-2015), CRF-R2, pp. 182-183, Sendai, Japan, Oct. 27-29(28), 2015.
    [Collaboration with Takahashi Lab, Hokkaido Univ. and Samukawa Lab, Tohoku Univ.]
  4. H. Tamukoh, T. Morie,
    VLSI Pulse-Coupled Phase Oscillator Networks toward Spike-based Computation (Invited Talk),
    The Second Int. Workshop on Brain-Inspired Information Communication Technologies (BIICT), 9th EAI Int. Conf. on Bio-inspired Information and Communications Technologies (BICT), New York City, USA, Dec. 3-5(3), 2015.
(Japanese papers and Domestic meetings [written in Japanese])

国内学会, 研究会, 口頭発表

  1. 山口 正登志, 上ノ原 誠二, 森江 隆,
    スパイク列フィルタとして動作するスパイキングカオス振動子回路,
    電子情報通信学会 NLP研究会, Vol. 114, No. 414, pp. 77-82, 2015年1月26-27(26)日, コンパルホール(大分)
  2. 田向 権, 末富 康寛, 松坂 建治, 田中 宙夫, 森江 隆,
    パルス結合位相振動子ネットワークのディジタル回路実装とその応用,
    電子情報通信学会 NC研究会, Vol. 114, No. 437, pp. 15-20, 2015年1月29-30(29)日, 九州工業大学(北九州)
  3. 松原 弘樹, 田中 宙夫, 森江 隆,
    RGB-Dセンサにより検出される人の頭部・顔表面の3D構造を用いた人物検出・顔認識,
    第2回インテリジェントホームロボティクス研究会, 2015年3月8-9(8)日, 九州工業大学(北九州)
  4. 廣井孝弘, 中根明俊, 勝村玲音, 福地厚, 有田正志, 高橋庸夫, 浦邊大史, 安藤秀幸, 森江隆,
    MOSFET挿入による抵抗変化型メモリの抵抗制御,
    第62回応用物理学会 春季学術講演会, 講演番号13p-A23-6, p. 12-421, 2015年3月11-14(13)日, 東海大(神奈川) [北大・高橋研との共同研究]
  5. 浦邊大史, 富崎和正, 安藤秀幸, 森江隆, 廣井孝弘, 中根明俊, 福地厚, 有田正志, 高橋庸夫,
    MOSFET上に集積化したCu-MoOx-Al抵抗変化型メモリのアナログメモリ動作,
    第62回応用物理学会 春季学術講演会, 講演番号13p-A23-7, p. 12-422, 2015年3月11-14(13)日, 東海大(神奈川) [北大・高橋研との共同研究]
  6. 森江隆,
    【招待講演】スパイクベース脳型計算のための集積回路とナノデバイス,
    日本学術振興会 シリコン超集積化システム第165委員会 7月研究会資料, 2015年7月28日, 東京大学(東京)
  7. 加藤 孝史, 森江 隆,
    乱数生成不要なカオスボルツマンマシン回路,
    VDECデザイナーズフォーラム 2015, デザインアワード・アイデアコンテスト部門, 2015年8月28-29(29)日, 山代温泉(石川)
  8. 田中 宙夫, 田向 権, 森江 隆,
    ホームロボット開発を通した高度専門人材の育成,
    第33回日本ロボット学会 学術講演会, 1C2-07, 2015年9月3-5(3)日, 東京電機大学(東京)
  9. 石田 裕太郎, 田中 宙夫, 森江 隆, 田向 権,
    ホームロボットへの応用を目指したROSとFPGAの連携システムの構築,
    第33回日本ロボット学会 学術講演会, 3F3-03, 2015年9月3-5(5)日, 東京電機大学(東京) [田向研との共同研究]
  10. 宗 寛紀, 森江 隆,
    主観的輪郭生成のための伝搬方位自己更新方式画素並列型状態伝搬アルゴリズム,
    電子情報通信学会 基礎・境界ソサイエティ大会, A-4-15, p. 74, 2015年9月8-11(8)日, 東北大学(仙台)
  11. 加藤 孝史, 上ノ原 誠二, 鈴木 秀幸, 田向 権, 森江 隆,
    カオスボルツマンマシンのCMOS回路化,
    電子情報通信学会 基礎・境界ソサイエティ大会, A-2-15, p. 40, 2015年9月8-11(11)日, 東北大学(仙台) [東大・鈴木先生との共同研究]
  12. 上ノ原 誠二, 森江 隆, 田向 権, 合原 一幸,
    大規模非線形結合系のためのデバイスミスマッチ補償回路の評価,
    電子情報通信学会 基礎・境界ソサイエティ大会, A-2-16, p. 41, 2015年9月8-11(11)日, 東北大学(仙台) [東大・合原先生との共同研究]
  13. 富崎 和正, 安藤 秀幸, 森江 隆, 廣井 孝弘, 中根 明俊, 福地 厚, 有田 正志, 高橋 庸夫,
    MOSFET上に集積化したCu-MoOx-Al抵抗変化型メモリのRESET時多値メモリ動作,
    第76回応用物理学会 秋季学術講演会, 講演番号15p-1C-5, p. 12-259, 2015年9月13-16(15)日, 名古屋大(名古屋) [北大・高橋研との共同研究]
  14. 上ノ原 誠二, 森江 隆, 田向 権, 合原 一幸,
    CMOSしきい値結合写像回路の測定・評価,
    電気学会 電子回路研究会, ECT-15-095, 2015年11月12-13(13)日, 徳島大学(徳島) [東大・合原先生との共同研究]

■ 2014年 <2014>

Papers

  1. H. Liang, T. Morie,
    A Motion Detection Model Inspired by Hippocampal Function and Its Applications to Obstacle Detection,
    Neurocomputing, Vol. 129, pp. 59-66, April 10, 2014.
    DOI: 10.1016/j.neucom.2012.08.072, Online publication complete on Nov. 27, 2013. (Online publication)
  2. 中島 佑樹, タン ジュークイ, 金 亨燮, 森江 隆, 石川 聖二,
    M-HOG 特徴量と色相の共起情報を用いた人検出法,
    バイオメディカル・ファジィ・システム学会誌, Vol. 16, No. 1, pp. 67-74, 2014.
    [in Japanese, Collaboration with Ishikawa Lab., Faculty of Eng., Kyutech.]

International Conferences (with review)

  1. T. Morie, H. Liang, Y. Sun, T. Tohara, M. Igarashi, S. Samukawa,
    A Silicon Nanodisk Array Structure Realizing Synaptic Response of Spiking Neuron Models with Noise (Invited),
    The 19th Asia and South Pacific Design Automation Conference (ASP-DAC 2014), Singapore, pp. 185-190, Jan. 20-23(21), 2014.
    DOI: 10.1109/ASPDAC.2014.6742887
  2. Y. Suedomi, H. Tamukoh, M. Tanaka, K. Matsuzaka, T. Morie,
    Digital Circuit Design of Pulse-coupled Phase Oscillator Systems for Coupled MRF Models,
    2014 RISP Int. Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2014), pp. 89-92, Honolulu, Hawaii, USA, March 1-3(1), 2014.
  3. S. Uenohara, D. Atuti, K. Matsuzaka, H. Tamukoh, T. Morie,
    Robustness to CMOS Device Mismatches of Time-domain Voltage/Current Sampling Circuits for Implementing Large-scale Coupled Nonlinear Dynamical Systems,
    2014 RISP Int. Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2014), pp. 93-96, Honolulu, Hawaii, USA, March 1-3(1), 2014.
  4. T. Yoshino, Y. Sato, H. Tamukoh, T. Morie,
    Sound Quality Improvement of Low Bit Rate Coded Audio Signals with Nonlinear Functions,
    2014 RISP Int. Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2014), pp. 237-240, Honolulu, Hawaii, USA, March 1-3(1), 2014.
  5. T. Matsumoto, M. Tanaka, H. Tamukoh, T. Morie,
    Object Segmentation Using 3D Information Obtained from RGB-D Sensor,
    2014 RISP Int. Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2014), pp. 377-380, Honolulu, Hawaii, USA, March 1-3(2), 2014.
  6. S. Uenohara and T. Morie,
    A Chaotic Spiking Oscillator That Acts As a Filter of Spike Trains,
    Abs. Collection of the 2014 Int. Symp. on Nonlinear Theory and its Applications (NOLTA2014), pp. 723-726, Luzern, Switzerland, Sept. 14-18(18), 2014.
  7. H. Tamukoh, K. Koga, H. Harada, T. Morie,
    Morphological Associative Memory Employing a Split Store Method,
    Proc. 21th Int. Conf. on Neural Information Processing (ICONIP2014), (Lecture Notes in Computer Science, LNCS 8836), III-341-348, Kuala Lumpur and Kuching, Malaysia, Oct. 31 - Nov. 3-6(Oct. 31), 2014.

International Conferences (without review)

  1. T. Morie,
    VLSI Implementation and Nanostructure for Time-domain Spike-based Computing (Invited),
    The 1st Int. Symp. on Neuromorphic and Nonlinear Engineering (ISNNE 2014), pp. 24-25, Tokyo, Japan, Feb. 20-21(21), 2014.
  2. S. Uenohara, D. Atuti, K. Matsuzaka, H. Tamukoh, T. Morie, K. Aihara,
    A CMOS Pulse-voltage Conversion Circuit with Device Mismatch Compensation for Massively Parallel Analog Computing Hardware,
    Proc. of the 14th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, pp. 29-30, Kitakyushu, Aug. 21-23(22), 2014.
  3. Y. Kuramitsu, T. Tohara, T. Morie,
    Single-electron Circuit Simulation for Multiply-and-accumulation Calculation Using Nanodisk Array Structure,
    Proc. of the 14th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, pp. 31-32, Kitakyushu, Aug. 21-23(22), 2014.
  4. H. Urabe, T. Asai, T. Morie,
    SPICE Model Simulation of Bipolar Resistance-change Memory Device toward Brain-like Integrated Circuits,
    Proc. of the 14th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, pp. 33-34, Kitakyushu, Aug. 21-23(22), 2014.
  5. T. Morie, T. Tohara, K. Endo, M. Igarashi, S. Samukawa,
    Intelligent Information Processing Circuits Using Nanodisk Array Structure,
    Proc. of the Fourteenth Int. Symp. on Advanced Fluid Information (AFI 2014), pp. 122-123, Sendai, Japan, Oct. 9, 2014.
    [Collaboration with AIST and Samukawa Lab., Tohoku Univ.]
(Japanese papers and Domestic meetings [written in Japanese])

国内学会, 研究会, 口頭発表

  1. 上ノ原 誠二, 厚地 泰輔, 松坂 建治, 田向 権, 森江 隆, 合原 一幸,
    デバイスミスマッチに頑健なPWM方式CMOS結合回路,
    電気学会 電子回路研究会, ECT-14-011, pp. 53-57, 2014年1月23日, しいのき迎賓館(金沢)
  2. 廣井 孝弘, 中根 明俊, 藤本 天, 有田 正志, 高橋 庸夫, 安藤秀幸, 森江 隆,
    Cu-MoOx-Al2O3 抵抗変化型メモリのスイッチ特性,
    第61回応用物理学会春季学術講演会, 講演番号20a-F12-4, p. 013-247, 2014年3月17-20(20)日, 青山学院大(神奈川) [北大・高橋研との共同研究]
  3. 中根 明俊, 廣井 孝弘, 有田 正志, 高橋 庸夫, 安藤秀幸, 森江 隆,
    Al電極上に作製したWOx薄膜の抵抗スイッチ特性,
    第61回応用物理学会春季学術講演会, 講演番号20a-F12-5, p. 013-248, 2014年3月17-20(20)日, 青山学院大(神奈川) [北大・高橋研との共同研究]
  4. 森江 隆,
    【特別企画講演】(招待講演)ノイズを利用した脳型情報処理とナノ構造,
    日本化学会 第94回春季年会, 特別企画・単一分子電子伝導とノイズ、揺らぎ〜脳型電子素子への道, 講演番号48A-07, 2014年3月27-30(30)日, 名古屋大学(名古屋)
  5. 倉光 良明, 東原 敬, 遠藤 和彦, 寒川 誠二, 昌原 明植, 森江 隆,
    FinFET-ナノディスクアレイ構造デバイスによる時間軸での積和演算,
    第75回応用物理学会秋季学術講演会, 講演番号18p-A16-1, p. 13-177, 2014年9月17-20(18)日, 北海道大(札幌) [東北大・寒川研,産総研との共同研究]
  6. 東原 敬, 遠藤 和彦, 五十嵐 誠, 寒川 誠二, 昌原 明植, 森江 隆,
    FinFET-ナノディスクアレイ構造結合のためのプロセス手法,
    第75回応用物理学会秋季学術講演会, 講演番号18p-A16-1, p. 13-178, 2014年9月17-20(18)日, 北海道大(札幌) [東北大・寒川研,産総研との共同研究]
  7. 森江 隆,
    【招待講演】脳型集積回路の開発動向とナノデバイス・材料面からのブレークスルーの期待,
    第37回アナログRF研究会(電子情報通信学会 集積回路研究専門委員会), 2014年12月3-4(4)日, キャンパスプラザ京都(京都)
  8. 上ノ原 誠二, 森江 隆,
    しきい値結合非線形写像モデルとばらつき補償機能付きCMOS回路実装,
    平成26年度東北大学電気通信研究所共同プロジェクト研究会 「知的ナノ集積システムの課題と展望」, 2014年12月4-5(4)日, 東北大(仙台)

■ 2013年 <2013>

Papers

  1. S. Uenohara, T. Mitsui, Y. Hirata, T. Morie, Y. Horio, K. Aihara,
    Experimental Distinction between Chaotic and Strange Nonchaotic Attractors on the Basis of Consistency,
    Chaos, Vol. 23, Issue 2, pp. 023110-1-9, May 8, 2013. (DOI: 10.1063/1.4804181) [Related to FIRST project]
  2. S. Qian, J. K. Tan, H. Kim, S. Ishikawa, T. Morie, T. Shinomiya,
    Road Region Estimation and Obstacles Extraction Using a Monocular Camera,
    Int. J. of innovative Computing, Information and Control, Vol. 9, No. 9, pp. 3561-3572, Sept. 2013.
    [Collaboration with Ishikawa Lab., Faculty of Eng., Kyutech.]

International Conferences (with review)

  1. L. Mioulet, T. P. Breckon, A. Mouton, H. Liang, T. Morie,
    Gabor Features for Real-Time Road Environment Classification,
    Proc. IEEE Int. Conf. on Industrial Technology (ICIT), pp. 1117-1121, Cape Town, South Africa, Feb. 25-27, 2013.
    [Collaboration with Cranfield Univ., UK]
  2. T. Mitsui, S. Uenohara, Y. Horio, K. Aihara,
    Anomalous Diffusion Generated by Quasiperiodically Forced Maps with Strange Nonchaotic Attractors,
    Abs. Collection of the 2013 Int. Symp. on Nonlinear Theory and Its Applications (NOLTA2013), pp. 322-325, Santa Fe, USA, Sept. 8-11(10), 2013. [Related to FIRST project. A Lab student included]
  3. S. Uenohara, D. Atuti, K. Matsuzaka, H. Tamukoh, T. Morie, K. Aihara,
    A PWM-Mode CMOS Threshold-Coupled-Map Circuit Robust to Device Mismatches,
    Abs. Collection of the 2013 Int. Symp. on Nonlinear Theory and its Applications (NOLTA2013), pp. 503-506, Santa Fe, USA, Sept. 8-11(11), 2013. [Related to FIRST project]
  4. Y. Suedomi, H. Tamukoh, M. Tanaka, K. Matsuzaka, T. Morie,
    Parameterized Digital Hardware Design of Pulse-coupled Phase Oscillator Model toward Spike-based Computing,
    Proc. 20th Int. Conf. on Neural Information Processing (ICONIP2013), (Lecture Notes in Computer Science, LNCS 8228), III-17-24, Daegu, Korea, Nov. 3-7, 2013. [ Best Paper Award ]

International Conferences (without review)

  1. Y. Kobayashi, M. Maeda, H. Tamukoh, H. Liang, K. Matsuzaka, T. Morie, K. Aihara,
    Associative Memory Operation Using a Spiking Neural Network LSI System,
    Proc. of the 13th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 15-16, Pohan, Korea, Aug. 19-21(20), 2013.
  2. Y. Suedomi, H. Tamukoh, M. Tanaka, K. Matsuzaka, T. Morie,
    FPGA Implementation of Pulse-Coupled Phase Oscillators for Spike-Based Computing,
    Proc. of the 13th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 17-18, Pohan, Korea, Aug. 19-21(20), 2013.
  3. T. Matsumoto, M. Tanaka, H. Tamukoh, T. Morie,
    Object Segmentation Using 3D Information Obtained from RGB-D Sensor,
    Proc. of the 13th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 19-20, Pohan, Korea, Aug. 19-21(20), 2013.
  4. Y. Miyadai, K. Matsuzaka, T. Tohara, M. Tanaka, H. Tamukoh, T. Morie,
    A CMOS LSI Pulse-Coupled Phase Oscillator System,
    Proc. of the 13th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 21-22, Pohan, Korea, Aug. 19-21(20), 2013.
  5. T. Yoshino, Yasushi Sato, Hakaru Tamukoh, T. Morie,
    Bandwidth Extension of Low Bit Rate Coded Audio Signals with Distortion Functions,
    Proc. of the 13th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 23-24, Pohan, Korea, Aug. 19-21(20), 2013.
  6. M. Tanaka, H. Matsubara, T. Morie,
    A Human Detection/Tracking System Using RGB-D Sensor for Service Robots,
    Int. Workshop on Machine Vision for Industrial Innovation (MVII2013), p. 125, Kitakyushu, Japan, Oct. 20-21(20), 2013.
  7. K. Matsuzaka, Y. Hata, H. Nishi, Y. Kawashima, D. Atuti, T. Morie,
    A Coupled MRF Model for Coarse Image Region Segmentation and Its VLSI Implementation,
    Int. Workshop on Machine Vision for Industrial Innovation (MVII2013), p. 147, Kitakyushu, Japan, Oct. 20-21(20), 2013.
  8. T. Morie, K. Matsuzaka,
    Coupled MRF Models for Coarse Image Region Segmentation and Their VLSI Implementation (Invited),
    Int. Workshop on Machine Vision for Industrial Innovation (MVII2013), pp. 111-115, Kitakyushu, Japan, Oct. 20-21(21), 2013.
  9. M. Maeda, H. Liang, K. Matsuzaka, H. Tamukoh, T. Morie, K. Aihara,
    A Spiking Neural Network System with a Merged Analog/Digital LSI Chip Controlled by an FPGA,
    The 3rd Int. Symp. on Innovative Mathematical Modelling (ISIMM), p. 60, Tokyo, Japan, Nov. 12-15(12), 2013.
  10. S. Uenohara, D. Atuti, K. Matsuzaka, H. Tamukoh, T. Morie, K. Aihara,
    A PWM-mode CMOS Coupled Map Lattice Circuit Robust to Device Mismatches,
    The 3rd Int. Symp. on Innovative Mathematical Modelling (ISIMM), p. 125, Tokyo, Japan, Nov. 12-15(15), 2013.
  11. T. Morie, T. Tohara, K. Endo, M. Igarashi, S. Samukawa,
    Intelligent Information Processing Circuits Using Nanodisk Array Structure,
    Proc. of the Thirteenth Int. Symp. on Advanced Fluid Information (AFI 2013), pp. 98-99., Sendai, Japan, Nov. 25-26(26), 2013.
    [Collaboration with AIST and Samukawa Lab., Tohoku Univ.]
(Japanese papers and Domestic meetings [written in Japanese])

国内学会, 研究会, 口頭発表

  1. 上ノ原 誠二, 厚地 泰輔, 松坂 建治, 森江 隆, 合原 一幸,
    電圧・電流波形サンプリング方式によるしきい値結合カオス回路の設計,
    電子情報通信学会 NLP研究会, Vol. 112, No. 389, pp. 105-110, 2013年1月24日, 北海道大学(札幌)
  2. 東原 敬, 松坂 建治, 西 広海, 森江 隆,
    スパイクベース非線形演算のためのCMOS結合位相振動子回路,
    電子情報通信学会 NLP研究会, Vol. 112, No. 389, pp. 137-142, 2013年1月25日, 北海道大学(札幌)
  3. 前田 道孝, Frank Maldonado H., 松尾 貴之, 田中 秀樹, 梁 海超, 松坂 建治, 森江 隆, 合原 一幸,
    FPGAにより制御される専用アナログチップを用いたスパイキングニューラルネットワークシステムの開発,
    電子情報通信学会 NC研究会, Vol. 112, No. 390, pp. 181-186, 2013年1月25日, 北海道大学(札幌)
  4. 東原 敬, 梁 海超, 遠藤 和彦, 五十嵐 誠, 寒川 誠二, 昌原明植, 森江 隆,
    FinFETとナノディスクアレイ構造を結合したニューロンデバイス,
    第60回応用物理学会春季学術講演会, 講演番号29a-PB3-4, p. 09-075, 2013年3月27-30(29)日, 神奈川工科大(神奈川) [東北大・寒川研,産総研との共同研究]
  5. 松坂 建治, 田中 秀樹, 大久保 悟, 東原 敬, 森江 隆,
    脳型情報処理ハードウェア実現に向けたパルス結合位相振動子に基づくスパイクベース演算,
    2013年度 人工知能学会全国大会, 講演番号3H3-OS-05b-5in, 2013年6月4-7(6)日, 市民プラザ(富山)
  6. 宮代 祐也, 松坂 建治, 東原 敬, 田中 宙夫, 田向 権, 森江 隆,
    パルス結合位相振動子ネットワークのCMOS集積回路化とその評価,
    電気学会電子回路研究会, ECT-13-117, pp. 29-34, 2013年11月29日, 日本大(東京)

■ 2012年 <2012>

Papers

  1. H. Liang, T. Morie,
    A Motion Detection Model Inspired by the Neuronal Propagation in the Hippocampus,
    IEICE Trans. Fundamentals, Vol. E95-A, No. 2, pp. 576-585, Feb. 2012.
  2. K. Matsuzaka, T. Tohara, K. Nakada, T. Morie,
    Analog CMOS Circuit Implementation of a Pulse-coupled Phase Oscillator System and Observation of Synchronization Phenomena,
    Nonlinear Theory and Its Applications, IEICE, Vol. 3, No. 2, pp. 180-190, April, 2012. (pdf)
  3. T. Mitsui, S. Uenohara, T. Morie, Y. Horio, K. Aihara,
    Torus-doubling Process via Strange Nonchaotic Attractors,
    Physics Letters A, Vol. 376, pp. 1907-1914, May 15, 2012. [Related to FIRST project]
  4. K. Takahashi, Y. Kuriya, T. Morie,
    Bicycle Detection Using Pedaling Movement by Spatiotemporal Gabor Filtering,
    Int. J. of innovative Computing Information and Control, Vol. 8, No. 6, pp. 4059-4070, June 2012.
  5. Y. Nishitani, Y. Kaneko, M. Ueda, T. Morie, E. Fujii,
    Three-terminal Ferroelectric Synapse Device with Concurrent Learning Function for Artificial Neural Networks,
    J. Appl. Phys. Vol. 111, pp. 124108 (6 pages), June 2012. (Abstract),
    [Collaboration with Panasonic]
  6. Y. Arakaki, H. Shouno, K. Takahashi, T. Morie,
    A Hierarchical Extension of the HOG Model Implemented in the Convolution-net for Human Detection,
    IPSJ Trans. on Mathematical Modeling and Its Applications, Vol. 5, No. 3, pp. 54-62, 2012.
    [Collaboration with Univ. of Electro-Communications]

International Conferences (with review)

  1. M. Ueda, Y. Kaneko, Y. Nishitani, T. Morie, E. Fujii,
    Biologically-inspired Learning Device using Three-terminal Ferroelectric Memristor,
    70th Device Research Conference (DRC), pp. 275-276, PA USA, June 18-20(20), 2012.
    DOI: 10.1109/DRC.2012.6256971
    [Collaboration with Panasonic]
  2. S. Qian, J. K. Tan, H. Kim, S. Ishikawa, T. Morie,
    Obstacles Extraction from a Video Taken by a Moving Camera,
    1st Int. Conf. on Connected Vehicles & Expo (ICCVE 2012), Beijing, China, Dec. 12-16, 2012.
    [Best Paper Award finalist, Collaboration with Ishikawa Lab., Faculty of Eng., Kyutech.]

International Conferences (without review)

  1. T. Mitsui, S. Uenohara, T. Morie, Y. Horio, K. Aihara,
    Torus-Doubling Bifurcation and Torus-Doubling Process via Strange Nonchaotic Attractors,
    Proc. 2nd Int. Symp. on Innovative Mathematical Modelling, p. 55, May 15-18(16), 2012. [Related to FIRST project]
  2. S. Uenohara, T. Mitsui, Y. Hirata, T. Morie, Y. Horio, K. Aihara,
    Experimental Evaluation of Synchronization in an SNA-chaos Region,
    Proc. 2nd Int. Symp. on Innovative Mathematical Modelling, p. 107, May 15-18(17), 2012.
  3. H. Liang, T. Morie, M. Igarashi, S. Samukawa,
    A Silicon Nanostructure Realizing Synaptic Response of Spiking Neuron Models with Noise,
    Proc. of the 12th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 47-48, Kitakyushu, Japan, Aug. 21, 2012.
  4. K. Lin, M. Mogari, Y. Kawaguchi, H. Matsubara, M. Tanaka, K. Ishii, A. A.F. Nassirei, T. Morie, E. Inohira,
    Development of a service robot for @Home RoboCup competition,
    Proc. of the 12th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 49-50, Kitakyushu, Japan, Aug. 21, 2012.
  5. M. Maeda, F. Maldonado, T. Matsuo, H. Tanaka, H. Liang, T. Morie, K. Aihara,
    A VLSI Spiking Neural Network System Consisting of a Dedicated Analog VLSI Chip Controlled By an FPGA,
    Proc. of the 12th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 51-52, Kitakyushu, Japan, Aug. 21, 2012.
  6. K. Matsuzaka, H. Tanaka, S. Ohkubo, T. Morie,
    Spike-Based Computation Using a Pulse-Coupled Phase Oscillator Model toward Its VLSI Implementation,
    Proc. of the 12th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 53-54, Kitakyushu, Japan, Aug. 21, 2012.
  7. Y. Kuriya, M. Tanaka, H. Matsubara, M. Shimizu, T. Morie.,
    Fruit and Calyx Position Detection Using Kinect Sensor for Tomato Automatic Harvesting Systems,
    Proc. of the 12th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 65-66, Kitakyushu, Japan, Aug. 21, 2012.
  8. T. Morie, H. Liang, T. Tohara, K. Endo, M. Igarashi, S. Samukawa,
    Intelligent Information Processing Circuits Using Nanodisk Array Structure,
    Proc. of the Twelfth Int. Symp. on Advanced Fluid Information and Transdisciplinary Fluid Integration (AFI/TFI 2012), pp. 112-113, Sendai, Japan, Sept. 19-21(20), 2012.
    [Collaboration with AIST and Samukawa Lab., Tohoku Univ.]
  9. H. Matsubara, M. Tanaka, T. Morie,
    Face Recognition Using 3D Facial Features Obtained by an RGB-D Sensor,
    Int. Workshop on Image & Signal Processing and Retrieval (IWISPR 2012), p.114, Kitakyushu, Japan, Oct. 18, 2012.
  10. M. Tanaka, Y. Kuriya, H. Matsubara, M. Shimizu, T. Morie,
    Tomato Fruit and Calyx Position Detection Using an RGB-D Sensor for Automatic Harvesting Systems,
    Int. Workshop on Image & Signal Processing and Retrieval (IWISPR 2012), p.149, Kitakyushu, Japan, Oct. 18, 2012.
  11. M. Tanaka,
    Tomato fruit and calyx position detection using an RGB-D sensor for automatic harvesting systems,
    KIT-Surrey University Seminar on Computer Vision, Kitakyushu, Japan, Nov. 16, 2012.
  12. H. Matsubara,
    Face recognition based on elastic graph matching using an RGB-D sensor and its application to Robocup-@home-League robots,
    KIT-Surrey University Seminar on Computer Vision, Kitakyushu, Japan, Nov. 16, 2012.
(Japanese papers and Domestic meetings [written in Japanese])

解説

  1. 森江 隆, 石川 聖二, 松岡 悟,
    画像処理による道路状態・歩行者の認識,
    光技術コンタクト, Vo. 50, No. 6, pp. 20-24, 2012年. [工学部・石川研,マツダ株式会社との共同研究]

国内学会, 研究会, 口頭発表

  1. Y. Arakaki, H. Shouno, K. Takahashi, T. Morie,
    A hierarchical extension of the HOG model implemented in the convolution-net for human detection,
    情報処理学会研究報告. MPS, 数理モデル化と問題解決研究報告 2012-MPS-87(9), 1-6, 2012年2月23日 [電通大との共同研究]
  2. 西谷 雄, 金子 幸広, 上田 路人, 森江 隆, 藤井 映志,
    強誘電体ゲートトランジスタを用いたシナプス素子におけるSTDP機能の実証,
    電子情報通信学会 NC研究会, Vol. 111, No. 483, pp. 203-207, 2012年3月15日, 玉川大学(東京) [パナソニックとの共同研究]
  3. 柳本 郁美, 梁 海超, 山口 雄一郎, 森江 隆,
    テンプレートマッチングのためのガボールフィルタを用いた物体回転角推定アルゴリズム,
    電子情報通信学会 総合大会, D-12-3, 2012年3月20日, 岡山大学(岡山)
  4. 西 広海, 秦 佑輔, 松坂 建治, 森江 隆,
    大局的画像領域分割のための領域ベース結合MRFモデルを実現するPWM方式画素回路アレイ,
    LSIとシステムのワークショップ, 講演資料集およびポスター資料集, pp. 290-292, 2012年5月28-30(29)日, 北九州国際会議場(北九州)
  5. 栗谷 康隆, 田中 宙夫, 松原 弘樹, 清水 昌樹, 森江 隆,
    トマト果実自動収穫のためのKinectセンサを利用した果実・萼位置検出手法,
    画像の認識・理解シンポジウム(MIRU), IS1-76, 2012年8月6-8(6)日, 福岡国際会議場(福岡)
  6. 松坂 建治, 田中 秀樹, 大久保 悟, 東原 敬, 森江 隆,
    LSI実装に向けたパルス結合位相振動子系に基づくスパイクベース演算,
    電子情報通信学会 NC研究会, Vol. 112, No. 227, pp. 127-132, 2012年10月4-5(5)日, 九州工業大学(北九州)
  7. 森江 隆, 秦 佑輔 、西 広海 、松坂 建治,
    【招待講演】知的センシグデバイスデバイスのための脳型処理モデルを実現するアナログ・ディジタル融合LSI,
    電気学会 センサ・マイクロマシン部門大会, 第29回「センサ・マイクロマシンと応用システム」シンポジウム, 2012年10月22-24(22)日, 北九州国際会議場(北九州)

■ 2011年 <2011>

Papers

  1. 梁 海超, 川嶋佑輔, 松坂 建治, 中田 一紀, 岡田 真人, 森江 隆,
    集積回路化を目指した大局的画像領域分割のための領域ベース結合MRFモデル,
    電気学会論文誌C, Vol. 131, No. 3, pp. 567-575, 2011. [Japanese]
  2. 森江 隆, 石川 聖二,
    【招待論文】知的画像認識技術と脳型LSI実装,
    電子情報通信学会誌, Vol. 94, No. 6, pp. 459-463, 2011年6月. [Japanese] (pdf)

International Conferences (with review)

  1. K. Matsuzaka, K. Nakada, T. Morie,
    Analog CMOS Circuit Implementation of a System of Pulse-Coupled Oscillators for Spike-Based Computation,
    IEEE Int. Symp. on Circuits and Systems (ISCAS 2011), pp. 2849-2852, Rio de Janeiro, Brazil, May 15-18(18), 2011.
  2. T. Morie, D. Atuti, K. Ifuku, Y. Horio, K. Aihara,
    A CMOS Nonlinear-Map Circuit Array for Threshold-Coupled Chaotic Maps Using Pulse-Modulation Approach,
    European Conf. on Circuit Theory and Design (ECCTD 2011), pp. 125-128, Linköping, Sweden, Aug. 29-31(29), 2011.
  3. M. Tanaka, T. Morie, K. Iwase, T. Kume, S. Matsuoka, Y. Yamamoto,
    Detection of Road Surface Condition Using Gabor Filter,
    First Int. Symp. on Future Active Safety Technology toward zero-traffic-accident (FAST-zero '11), pp. 20117341-1-5, Tokyo, Japan, Sept. 5-9(7), 2011. [Collaboration with Mazda Corp.]
  4. Y. Nakashima, J. K. Tan, S. Ishikawa, T. Morie,
    Detecting a Human Body Direction Using Multiple-HOG,
    First Int. Symp. on Future Active Safety Technology toward zero-traffic-accident (FAST-zero '11), pp. 20117394-1-6, Tokyo, Japan, Sept. 5-9(8), 2011. [Collaboration with Ishikawa Lab., Faculty of Eng., Kyutech.]
  5. F. Maldonado H., H. Tanaka, T. Matsuo, T. Morie, K. Aihara,
    A VLSI Spiking Neural Network with Symmetric STDP and Associative Memory Operation,
    18th Int. Conf. on Neural Information Processing (ICONIP2011), Part III, LNCS 7064, pp. 381-388, Shanghai, China, Nov. 14-17(16), 2011.
  6. H. Liang, T. Morie,
    A Motion Detection Model Inspired by Hippocampal Function and Its FPGA Implementation,
    18th Int. Conf. on Neural Information Processing (ICONIP2011), Part III, LNCS 7064, pp. 522-529, Shanghai, China, Nov. 14-17(16), 2011.
  7. F. Maldonado H., H. Tanaka, T. Matsuo, T. Morie, K. Aihara,
    Analysis of Associative Memory Operation in a VLSI Spiking Neural Network,
    The 21st Annual Conference of the Japanese Neural Network Society (JNNS 2011), pp. 208-209, Okinawa, Japan, Dec. 15-17(17), 2011.
  8. H. Nishi, Y. Hata, K. Matsuzaka, K. Nakada, T. Morie,
    A 1-D CMOS Pixel Circuit Array Implementing a Region-Based Coupled MRF Model for Coarse Image Region Segmentation,
    The 21st Annual Conference of the Japanese Neural Network Society (JNNS 2011), pp. 210-211, Okinawa, Japan, Dec. 15-17(17), 2011.

International Conferences (without review)

  1. T. Matsuo, F. Maldonado, H. Tanaka, T. Morie, K. Aihara,
    Measurement of a CMOS Spiking Neural Network Circuit with Symmetric /Asymmetric STDP Function,
    East-Asia Inter-University Workshop on Brain Engineering (EAW2011), p. 211, Kitakyushu, Japan, Feb. 28, 2011.
  2. M. Shimizu, T. Morie,
    Face/Arm-Posture Recognition System with Face Height Estimation Using Stereo Vision and Arm Model Matching,
    East-Asia Inter-University Workshop on Brain Engineering (EAW2011), p. 212, Kitakyushu, Japan, Feb. 28, 2011.
  3. K. Takahashi, Y. Kuriya, T. Morie,
    Bicycle Detection Using Pedaling Movement by Spatiotemporal Gabor Filtering,
    East-Asia Inter-University Workshop on Brain Engineering (EAW2011), p. 213, Kitakyushu, Japan, Feb. 28, 2011.
  4. Y. Sun, H. Liang, T. Morie, M. Igarashi, C. Huang, S. Samukawa,
    A Si Nanodisk Array Structure for Spiking Neuron Models,
    East-Asia Inter-University Workshop on Brain Engineering (EAW2011), p. 214, Kitakyushu, Japan, Feb. 28, 2011.
    [Collaboration with Samukawa Lab., Tohoku Univ.]
  5. H. Matsubara, M. Tanaka, T. Morie,
    Object Recognition Using Gabor Pyramid,
    Proc. of the 11th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 11-12, Pohan, Korea, Aug. 29-31(30), 2011.
  6. H. Nishi, Y. Hata, K. Matsuzaka, K. Nakada, T. Morie,
    A 1-D CMOS Pixel Circuit Array Implementing Region-based Coupled MRF Models for Coarse Image Region Segmentation,
    Proc. of the 11th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 23-24, Pohan, Korea, Aug. 29-31(30), 2011.
  7. S. Uenohara, T. Mitsui, T. Morie, Y. Horio, K. Aihara,
    Strange Non-Chaotic Attractors in a Chaotic Neuron Integrated Circuit Model,
    Proc. of the 11th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 43-44, Pohan, Korea, Aug. 29-31(30), 2011.
  8. M. Tanaka, T. Morie
    Shadow Detection and Elimination from In-Vehicle Camera Images,
    Proc. of the 11th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 45-46, Pohan, Korea, Aug. 29-31(30), 2011.
  9. F. Maldonado H., H. Tanaka, T. Matsuo, T. Morie, K. Aihara,
    A VLSI Spiking Neural Network with Symmetric STDP,
    Proc. of the 11th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 73-74, Pohan, Korea, Aug. 29-31(30), 2011.
  10. T. Tohara, K. Matsuzaka, K. Nakada, T. Morie,
    A CMOS Circuit Realizing Pulse-Coupled Phase Oscillator Systems,
    Proc. of the 11th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 71-72, Pohan, Korea, Aug. 29-31(30), 2011.
  11. H. Liang, T. Morie,
    A Time-to-Travel Based Motion Detection Model and Its FPGA Implementation (Invited),
    Int. Workshop on Target Recognition and Tracking (IWTRT2011), pp. 51-55, Kitakyushu, Oct. 20, 2011.
  12. M. Tanaka, T. Morie,
    Shadow Detection and Elimination from In-vehicle Camera Images,
    Int. Workshop on Target Recognition and Tracking (IWTRT2011), p. 61, Kitakyushu, Oct. 20, 2011.
  13. H. Matsubara, M. Tanaka, T. Morie,
    Object Recognition Using Gabor Pyramid Searching Plural High-Similarity Candidate Regions,
    Int. Workshop on Target Recognition and Tracking (IWTRT2011), p. 62, Kitakyushu, Oct. 20, 2011.
  14. T. Morie, H. Liang, Y. Sun, M. Igarashi, S. Samukawa,
    Fundamental Study on Spiking Neuron Devices,
    Proc. of the Eleventh Int. Symp. on Advanced Fluid Information and Transdisciplinary Fluid Integration (AFI/TFI 2011), pp. 120-121, Sendai, Japan, Nov. 9-11(10), 2011.
    [Collaboration with Samukawa Lab., Tohoku Univ.]
  15. F. L. Maldonado Huayaney, H. Tanaka, T. Matsuo, T. Morie, K. Aihara,
    A VLSI Spiking Neural Network with Symmetric STDP and Associative Memory Operation,
    4th East-Asia Inter-University Workshop on Brain Engineering (EAW2011), p. 11, Daejeon, Korea, Dec. 27, 2011.
  16. K. Matsuzaka, T. Tohara, K. Nakada, T. Morie,
    Analog CMOS Circuit Implementation of a Pulse-Coupled Phase Oscillator System,
    4th East-Asia Inter-University Workshop on Brain Engineering (EAW2011), p. 21, Daejeon, Korea, Dec. 27, 2011.
  17. M. Tanaka, T. Morie,
    Shadow Detection and Elimination from in-Vehicle Camera Images,
    4th East-Asia Inter-University Workshop on Brain Engineering (EAW2011), p. 22, Daejeon, Korea, Dec. 27, 2011.
  18. H. Matsubara, M. Tanaka, T. Morie,
    Object Recognition Using Gabor Pyramid Searching Plural High-Similarity Candidate Regions,
    4th East-Asia Inter-University Workshop on Brain Engineering (EAW2011), p. 23, Daejeon, Korea, Dec. 27, 2011.
(Japanese papers and Domestic meetings [written in Japanese])

国内学会, 研究会, 口頭発表

  1. 高橋 和志, 栗谷 康隆, 森江 隆,
    時空間ガボールフィルタによるペダル漕ぎ運動検出を用いた自転車識別,
    電子情報通信学会 ITS研究会, Vol. 110, No. 420, ITS2010-62, pp. 257-262, 2011年2月22日, 北海道大学(札幌)
  2. 田中 宙夫, 森江 隆, 松岡 悟, 岩瀬 耕二, 山本 康典,
    車載カメラ画像のガボールフィルタ処理による自動車前方路面の乾湿判定,
    電子情報通信学会 ITS研究会, Vol. 110, No. 420, ITS2010-62, pp. 263-267, 2011年2月22日, 北海道大学(札幌)[マツダ株式会社との共同研究]
  3. 梁 海超, 森江 隆,
    海馬の神経活動にヒントを得た単眼カメラ映像での動き検出モデルおよびその障害物検知への応用,
    電子情報通信学会 ITS研究会, Vol. 110, No. 420, ITS2010-62, pp. 269-274, 2011年2月22日, 北海道大学(札幌)
  4. 秦 佑輔, 松坂 建治, 西 広海, 中田 一紀, 森江 隆,
    大局的画像領域分割のための領域および境界ベース結合MRFモデルを実現するPWM方式画素並列型LSIの設計,
    電子情報通信学会 NC研究会, Vol. 110, No. 461, pp. 59-64, 2011年3月7日, 玉川大学(東京)
  5. 山口 雄一郎, 森江 隆,
    画素並列ハードウェアのための曲率を有する主観的輪郭生成アルゴリズム,
    電子情報通信学会 NC研究会, Vol. 110, No. 461, pp. 65-70, 2011年3月7日, 玉川大学(東京)
  6. 森江 隆, 梁 海超, 孫 意来, 五十嵐 誠, 黄 啓賢, 寒川 誠二,
    ノイズを利用する脳型情報処理回路のためのナノデバイス,
    第58回応用物理学関係連合講演会, シンポジウム講演「確率的過程に基づく電子材料・デバイス・システムの新展開」内, 25p-BG-9, p. 339, 2011年3月25日, 神奈川工科大学 (神奈川)[東北大・寒川研との共同研究]
  7. 森江 隆, 梁 海超, 孫 意来, 田中 秀樹, 五十嵐 誠, 寒川 誠二,
    【招待講演】脳型情報処理デバイスの現状と今後の展開,
    応用物理学会シリコンテクノロジー分科会第140回研究集会, pp. 28-32, 2011年8月5日, 東北大学 (仙台)
  8. 梁 海超, 孫 意来, 森江 隆, 五十嵐 誠, 寒川誠二,
    ノイズを伴うスパイキングニューロンモデルを実現するナノディスクアレイ構造,
    第72回応用物理学会学術講演会, 講演番号1p-ZQ-11, pp. 09-047, 2011年8月29-9月2日(1), 山形大(山形)<
  9. 東原 敬, 松坂 建治, 中田 一紀, 森江 隆,
    パルス結合位相振動子系を実現するCMOS回路,
    電気学会 電子・情報・システム部門大会, pp. 131-133, 2011年9月7-9日(8), 富山大学 (富山)
  10. 梁 海超, 森江 隆, 孫 意来, 五十嵐 誠, 寒川 誠二,
    ナノディスクアレイ構造とCMOS回路を結合したスパイキングニューロンデバイス,
    電子情報通信学会 ニューロコンピューティング研究会, NC2011-66, Vol. 111, No. 241, pp. 125-129, 2011年10月20日, 九州大学(福岡)

■ 2010年 <2010>

Papers

  1. タン ジュークイ, 三好 誠, 石川 聖二, 森江 隆,
    車載カメラ映像からの横断歩道上の歩行者の検出法,
    バイオメディカル・ファジィ・システム学会誌, Vol. 12, No. 1, pp. 99-103, May 2010. [工学部・石川研との共同研究,Japanese]
  2. M. Igarashi, C.-H. Huang, T. Morie, S. Samukawa,
    Control of Electron Transport in Two-Dimensional Array of Si Nanodisks for Spiking Neuron Device,
    Appl. Phys. Express, 3, 085202, 2010. Abstract
    [Collaboration with Samukawa Lab., Tohoku Univ.]
  3. K. Nakada, K. Matsuzaka, T. Morie,
    Coarse Image Region Segmentation in Spatio-Temporal Domain Using a Region-based Coupled MRF Model with Phase Dynamics,
    Australian Journal of Intelligent Information Processing Systems, Vol. 11, No. 2, pp. 6-11, 2010.
  4. M. Shimizu, I. R. Khan, Y. Kuriya, H. Miyamoto, T. Morie,
    Markerless Arm Posture Estimation Independent of Environment,
    J. Signal Processing, Vol. 14, No. 6, pp. 475-481, 2010.
  5. 中島 佑樹, タン ジュークイ, 石川 聖二, 森江 隆,
    HOG特徴量と人マスクを用いた人物および身体方向の検出,
    画像電子学会誌, Vol. 39, No. 6, pp. 1104-1111, Nov. 2010. [工学部・石川研との共同研究,Japanese].
  6. Y. Nakashima, J. K. Tan, S. Ishikawa, T. Morie,
    On Detecting a Human and Its Body Direction from a Video,
    Artificial Life and Robotics Vol. 15, No. 4, pp. 455-458, 2010.
    [Collaboration with Ishikawa Lab., Faculty of Eng., Kyutech.]
  7. J. K. Tan, K. Inumaru, S. Ishikawa, T. Morie,
    Automatic Detection of Pedestrians from Stereo Camera Images,
    Artificial Life and Robotics Vol. 15, No. 4, pp. 459-463, 2010.
    [Collaboration with Ishikawa Lab., Faculty of Eng., Kyutech.]

International Conferences (with review)

  1. Y. Nakashima, J. K. Tan, S. Ishikawa, T. Morie,
    On Detecting a Human and Its Body Direction from a Video,
    Int. Symp. on Artificial Life and Robotics (AROB 15th '10), #GS2-5, pp. 294-297, Beppu, Japan, Feb. 2-4, 2010.
    [Collaboration with Ishikawa Lab., Faculty of Eng., Kyutech.]
  2. K. Inumaru, J. K. Tan, S. Ishikawa, T. Morie,
    Automatic Detection of Pedestrians from Stereo Camera Images,
    Int. Symp. on Artificial Life and Robotics (AROB 15th '10), #GS9-4, pp. 1018-1021, Beppu, Japan, Feb. 2-4, 2010.
    [Collaboration with Ishikawa Lab., Faculty of Eng., Kyutech.]
  3. M. Shimizu, I. R. Khan, Y. Kuriya, H. Miyamoto, T. Morie,
    Markerless Arm Posture Estimation Independent of Environment,
    RISP 2010 Int. Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP'10), pp. 520-523, Hawaii, USA, March 3-5, 2010.
  4. K. Nakada, K. Matsuzaka, T. Morie,
    Coarse Image Region Segmentation Performance of a Region-based Coupled MRF Model with Improved Evaluation Function,
    Fourteenth International Conference on Cognitive and Neural Systems (ICCNS), p. 31, Boston, USA, May 19-22 (May 20), 2010.
  5. T. Morie, Y. Sun, H. Liang, M. Igarashi, C. Huang, S. Samukawa,
    A 2-Dimensional Si Nanodisk Array Structure for Spiking Neuron Models,
    IEEE Int. Symp. on Circuits and Systems (ISCAS 2010), pp. 781-784, Paris, France, May 30-June 2 (May 31), 2010.
  6. H. Liang, T. Morie,
    Coarse Image Edge Detection Using Self-Adjusting Resistive-Fuse Networks,
    Proc. of 10th Int. Workshop on Pattern Recognition in Information Systems (PRIS 2010) (in conjunction with ICEIS 2010), pp. 43-52, Funchal, Madeira - Portugal, June 8-9 (9), 2010.
  7. M. Igarashi, C. H. Huang, T. Morie, S. Samukawa,
    Control of Activation Energy for Electron Transport in Two-Dimensional Array of Si Nanodisks,
    Ext. Abstracts of Int. Conf. on Solid State Devices and Materials (SSDM 2010), pp. 934-935, Tokyo, Japan, Sept. 22-24(23), 2010.
    [Collaboration with Samukawa Lab., Tohoku Univ.]
  8. Y. Nakashima, J. K. Tan, S. Ishikawa, T. Morie,
    Detecting a Human Body Direction Using a Feature Selection Method,
    Proc. of Int. Conf. on Control, Automation and Systems, pp. 1424-1427, Gyeonggi-do, Korea, 27-30 Oct. 2010.
    [Collaboration with Ishikawa Lab., Faculty of Eng., Kyutech.]
  9. K. Takahashi, Y. Kuriya, T. Morie,
    Bicycle Detection Using Pedaling Movement by Spatiotemporal Gabor Filtering,
    Int. Tech. Conf. of IEEE Region 10 (TENCON2010), pp. 918-922, Fukuoka, Japan, Nov. 21-24(23), 2010.
  10. K. Nakada, K. Matsuzaka, T. Morie,
    Coarse Image Region Segmentation in Spatio-Temporal Domain Using a Region-based Coupled MRF Model with Phase Dynamics,
    17th Int. Conf. on Neural Information Processing (ICONIP2010), Sydney, Australia, Nov. 22-25(25), 2010.
  11. H. Liang, K. Nakada, K. Matsuzaka, T. Morie, M. Okada,
    Parametric Control in a Region-based Coupled MRF model with Phase Dynamics for Coarse Image Region Segmentation,
    The 13th IEEE International Conference on Computational Science and Engineering (CSE 2010), pp. 190-195, Hong Kong, China, Dec. 11-13(13), 2010.

International Conferences (without review)

  1. T. Morie,
    Image Recognition and VLSI Vision Systems for Vehicle and Robot Applications (Invited),
    Int. Workshop on Image Processing and Recognition (IWIPR2010), pp. 35-42, Kitakyushu, Japan, March 2, 2010.
  2. H. Liang, T. Morie,
    A Motion Detection Model Inspired by CA3-CA2-CA1 Network in the Hippocampus and Its FPGA Implementation,
    Proc. of East-Asia Inter-University Workshop on Brain Engineering (EAW2010), p. 205, Daegu, Korea, March 3-5, 2010.
  3. Y. Nakashima, J. K. Tan, S. Ishikawa, T. Morie,
    On Detecting a Human Body Direction Using an Image Information,
    SICE Annual Conference 2010, pp. 1521-1522, Taipei, Taiwan, August 18-21, 2010.
    [Collaboration with Ishikawa Lab., Faculty of Eng., Kyutech.]
  4. M. Shimizu, Y. Kuriya, T. Morie,
    Face/Arm-Posture Recognition with Face Height Estimation Using Stereo Vision,
    Proc. of the 10th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 7-8, Kitakyushu, Japan, Aug. 24, 2010.
  5. T. Morie, Y. Sun, H. Liang, K. Nakada, M. Igarashi, C. Huang, S. Samukawa,
    Fundamental Study on Spiking Neuron Devices,
    Proc. of the Tenth Int. Symp. on Advanced Fluid Information and Transdisciplinary Fluid Integration (AFI/TFI 2010), pp. 110-111, Sendai, Japan, Nov. 1-3(2), 2010.
    [Collaboration with Samukawa Lab., Tohoku Univ.]
(Japanese papers and Domestic meetings [written in Japanese])

国内学会, 研究会, 口頭発表

  1. 井福一毅, 厚地泰輔, 森江隆, 堀尾喜彦, 合原一幸,
    しきい値処理により結合されたカオス力学系のパルス変調方式CMOS回路実現,
    電子情報通信学会 非線形問題研究会, NLP2009-154, Vol. 109, No. 366, pp. 65-70, 2010年1月22日, 「煥章舘」(飛騨・高山 )
  2. 森江隆,
    【招待講演】脳型集積回路実現を通した脳機能の実現と工学的応用,
    Brain-ISワークショップ, 2010年2月5日, 九州工業大学(北九州)
  3. 森江隆,
    【招待講演】車載・ロボット視覚のための知的画像処理技術と脳型LSI実装,
    電子情報通信学会 総合大会, チュートリアルセッション, CDT-1「五感」情報処理:アプリケーションの展望, エレクトロニクス講演論文集2, pp. SS-7-SS-10, 2010年3月18日, 東北大学(仙台)
  4. 岡本健, 渡辺敏雄, 花沢明俊, 森江隆,
    時空間ガボールフィルタによる土砂災害前兆現象検知における気象条件の影響評価,
    電子情報通信学会 総合大会, D-12-4, 情報・システム講演論文集2, p. 115, 2010年3月19日, 東北大学(仙台)
  5. 中島 佑樹, タン ジュークイ, 石川 聖二, 森江 隆,
    挙動認識のための人及び身体方向検出手法,
    第16回画像センシングシンポジウム(SSII10), インタラクティブ&ショートオーラルセッション, pp. IS3-07-1 - 5, 2010年6月10日, パシフィコ横浜(横浜)[工学部・石川研との共同研究]
  6. 田中 宙夫, 森江 隆,
    車載画像処理のための白線を利用した影検出・除去システム,
    第16回画像センシングシンポジウム(SSII10), インタラクティブ&ショートオーラルセッション, pp. IS4-11-1 - 5, 2010年6月11日, パシフィコ横浜(横浜)
  7. 五十嵐 誠, 黄 啓賢, 王 宣又, モハマド ファイルズ・ブディマン, 森江 隆, 寒川 誠二,
    Si量子ナノディスク2次元アレイ構造の電気特性の構造による制御,
    第71回応用物理学会学術講演会, 講演番号14p-NC-7, p. 14-053, 2010年9月14日, 長崎大(長崎) [東北大・寒川研との共同研究]
  8. 森江 隆,
    【招待講演】アナログ・デジタル融合方式脳型視覚情報処理LSIと応用,
    関西大学先端科学技術推進機構 研究部門別発表会 (第31回), 2010年10月8日, 関西大学(大阪)
  9. 中島 佑樹, タン ジュー クイ, 石川 聖二, 森江 隆,
    HOG特徴量を用いた人の身体方向検出,
    第23回バイオメディカル・ファジィ・システム学会年次大会 講演論文集, pp. 45-46, 2010年10月9-10日, (北九州) [工学部・石川研との共同研究]
  10. S. H. Qian, J. K. Tan, S. Ishikawa, T. Morie,
    Extracting Obstacles from a Video Taken by a Moving Camera,
    Annual Conf. of Biomedical Fuzzy System Association (BMFSA), pp. 241-244, 2010年10月9-10日, (北九州) [工学部・石川研との共同研究]
  11. 梁 海超, 松坂 建治, 中田 一紀, 岡田 真人, 森江 隆,
    集積回路実装に向けた大局的画像領域分割のための領域ベース結合MRFモデルのパラメータ制御,
    電子情報通信学会 ニューロコンピューティング研究会, NC2010-48, Vol. 110, No. 246, pp. 35-40, 2010年10月23日, 九州工業大学(北九州)

■ 2009年 <2009>

Papers

  1. T. Morie,
    Single-electron Devices and Circuits Utilizing Stochastic Operation for Intelligent Information Processing (Review, Invited),
    Int. J. of Nanotechnology and Molecular Computation, Vol. 1, No. 2, pp. 1-28, April-June, 2009. Abstract
  2. D. Atuti, T. Morie, K. Aihara,
    A Current-Sampling-Mode CMOS Arbitrary Chaos Generator Circuit Using Pulse Modulation Approach,
    IEICE Trans. Fundamentals, Vol. E92-A, No. 5, pp. 1308-1315, May, 2009. (PDF)
  3. H. Tanaka, T. Morie, K. Aihara,
    A CMOS Spiking Neural Network Circuit with Symmetric/Asymmetric STDP Function,
    IEICE Trans. Fundamentals, Vol. E92-A, No. 7, pp. 1690-1698, July, 2009. (PDF)

International Conferences (with review)

  1. T. Morie, Y. Kim,
    A Subjective-Contour Generation LSI System with Expandable Pixel-Parallel Architecture for Vision Systems,
    IEEE Int. Solid-State Circuits Conf. (ISSCC2009), Digest of Technical Papers, #28.6, pp. 478-479, San Francisco, USA, Feb. 11, 2009.
  2. Y. Kawashima, D. Atuti, K. Nakada, M. Okada, T. Morie,
    Coarse Image Region Segmentation Using Region- and Boundary-based Coupled MRF Models and Their PWM VLSI Implementation,
    Proc. Int. Joint Conf. on Neural Networks (IJCNN 2009), pp. 1559-1565, Atlanta, USA, June 14-19 (15), 2009.
  3. M. Igarashi, C. H. Huang, M. Tomura, M. Takeguchi, S. Horita, Y. Uraoka, T. Fuyuki, I. Yamashita, T. Morie, S. Samukawa,
    New Functional Device Characteristics with 2-Dimensional Array of Si Nanodisks Fabricated by Combination of Bio-Template, Ultimate Top-down Etching,
    Ext. Abstracts of Int. Conf. on Solid State Devices and Materials (SSDM 2009), pp. 1364-1365, Sendai, Japan, Oct. 7-9(9), 2009.
    [Collaboration with Samukawa Lab., Tohoku Univ.]
  4. K. Okamoto, T. Watanabe, H. Ban, Y. Maeda, A. Hanazawa, T. Morie,
    Video Monitoring of Slope Failure Using Spatiotemporal Gabor Filtering,
    Proc. of the 2009 IEEE Int. Conf. on Systems, Man, Cybernetics (SMC2009), pp. 986-991, San Antonio, USA, Oct. 12, 2009.
  5. K. Matsuzaka, T. Morie,
    A Simplified Region-Based Coupled MRF Model for Coarse Image Region Segmentation Toward its VLSI Implementation,
    Proc. of Int. Symp. on Nonlinear Theory and Its Applications (NOLTA2009), pp. 202-205, Sapporo, Japan, Oct. 18-21(19), 2009.

International Conferences (without review)

  1. Y. Kim, T. Morie,
    A CMOS Pixel-parallel Directional-Diffusion LSI for Subjective Contour Generation Using a Merged Analog-Digital Approach,
    Proc. of East-Asia Inter-University Workshop on Brain Engineering 2009 (EAW'09), p. 226, Kitakyushu, Japan, March. 10, 2009.
  2. H. Liang, T. Morie,
    An Obstacle Detection Using Improved Moving-edge Detection and TTC-based Edge Grouping,
    Proc. of the 9th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 60-61, Pohan, Korea, Aug. 25, 2009.
  3. K. Matsuzaka, T. Morie,
    A Simplified Region-based Coupled MRF Model for Coarse Image Region Segmentation,
    Proc. of the 9th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, p. 62-63, Pohan, Korea, Aug. 25, 2009.
  4. Y. Sato, J. Jitsev, P. Wolfrum, C. von der Malsburg, T. Morie,
    A Recurrent Network of Macrocolumnar Models for Face Recognition,
    Bernstein Conf. on Computational Neuroscience (BCCN2009), pp. 126-127, Frankfurt, Germany, Oct. 1, 2009.
  5. T. Morie, Y. Sun, H. Liang, M. Igarashi, C. Huang, S. Samukawa,
    Fundamental Study on Spiking Neuron Devices,
    Proc. of the Ninth Int. Symp. on Advanced Fluid Information and Transdisciplinary Fluid Integration, pp. 100-101, Sendai, Japan, Nov. 4-6(5), 2009.
  6. H. Liang, T. Morie,
    Coarse Image Edge Detection Using Self-adjusting Resistive-fuse Networks,
    Proc. of IEEE Seoul Section 2009, Int. Student Paper Contest, pp. 91-94, Seoul, Korea, Dec. 5, 2009.
    Received Silver Best Paper Award.

Books

  1. I. R. Khan, T. Morie, H. Miyamoto, Y. Kuriya, M. Shimizu,
    Real-Time Human-Machine Interaction System Based on Face Authentication and Arm Posture Recognition,
    Brain-Inspired Information Technology (Studies in Computational Intelligence), Vol. 266/2010, pp. 141-145, Springer Berlin/Heidelberg, Nov. 2009.
  2. T. Kamada, A. Hanazawa, T. Morie,
    Shadow Elimination Mimicking the Human Visual System,
    Brain-Inspired Information Technology (Studies in Computational Intelligence), Vol. 266/2010, pp. 147-151, Springer Berlin/Heidelberg, Nov. 2009.
  3. H. Liang, Y. Suzuki, T. Morie, K. Nakada, T. Miki, H. Hayashi,
    An FPGA-Based Collision Warning System Using Moving-Object Detection Inspired by Neuronal Propagation in the Hippocampus,
    Brain-Inspired Information Technology (Studies in Computational Intelligence), Vol. 266/2010, pp. 153-158, Springer Berlin/Heidelberg, Nov. 2009.
(Japanese papers and Domestic meetings [written in Japanese])

解説

  1. 森江隆,
    研究室最前線「時間軸情報処理による脳型集積システム」,
    北九州学術研究都市ひびきのNEWS, 25号, p. 4, 2009年 (PDF)
  2. 森江隆,
    北九州学術研究都市におけるカーエレクトロニクス連携大学院,
    九工大通信, 35号, p. 6, 2009年10月1日 (PDF)

国内学会, 研究会, 口頭発表

  1. 厚地泰輔, 森江隆, 合原一幸,
    パルス変調方式を用いた電流サンプリング型CMOS任意カオス生成回路,
    電気学会電子回路研究会, ECT-09-19, pp. 25-30, 2009年1月22日, 大濱信泉記念館(石垣島)
  2. 森江隆,
    【招待講演】脳機能に学んだ脳型視覚集積システム,
    九州大学ユーザーサイエンス機構 食と感性プロジェクト講演会, 視覚~さまざまなアプローチによる視覚研究~, 2009年1月30日, 九州大学(福岡)
  3. 岡本健, 渡辺敏雄, 花沢明俊, 森江隆, 伴弘司, 前田裕二,
    時空間ガボールフィルタによる土砂災害前兆現象検知におけるフレームレートの影響評価,
    電子情報通信学会 総合大会, 講演番号D-12-2, 情報・システム講演論文集2, p. 111, 2009年3月17日, 愛媛大学(松山)
  4. 鎌田卓治, 森江隆,
    ガボール特徴量を用いた相関法による高速・高精度ステレオマッチング法,
    電子情報通信学会 総合大会, 講演番号D-12-65, 情報・システム講演論文集2, p. 174, 2009年3月17日, 愛媛大学(松山)
  5. 五十嵐 誠, 黄 啓賢, 戸村幕樹, 竹口雅樹, 西岡賢祐, 堀田 將, 浦岡 行治, 冬木 隆, 山下一郎, 森江 隆, 寒川誠二,
    バイオテンプレート極限加工による2次元量子ナノディスクアレイの作製と電気特性,
    第56回応用物理学関係連合講演会, 講演番号 31a-F-10, 講演予稿集 p. 1403, 2009年3月31日, 筑波大学(筑波) [東北大・寒川研との共同研究]
  6. 金永宰, 財津賢一郎, 森江隆,
    画像の不完全エッジを補完する主観的輪郭生成のためのAD融合回路方式画素並列型異方性拡散LSI,
    LSIとシステムのワークショップ, 講演資料集およびポスター資料集, pp. 268-270, 2009年5月19日, 北九州国際会議場(北九州) ICD優秀ポスター賞受賞
  7. 梁海超, 森江 隆,
    物体エッジの動き検出および衝突時間ベースのエッジ統合を用いた障害物検出,
    第15回画像センシングシンポジウム(SSII09), インタラクティブ&ショートオーラルセッション, IS2-17, 2009年6月11日, パシフィコ横浜(横浜)
  8. 森江 隆,
    【招待講演】ナノドットアレイを用いた脳型情報処理デバイス,
    フロンティアプロセス2009, pp. 61-73, 2009年8月29日, 産総研(つくば)
  9. 田中宙夫, 鎌田卓治, 森江 隆,
    光源の色情報を用いた影検出除去,
    第8回情報科学技術フォーラム, pp. 151-152, 2009年9月2日(2-4), 東北工大(仙台)
  10. 松坂建治, 森江 隆,
    大局的画像領域分割のための領域ベース結合MRFモデルを実現するCMOS回路,
    電気学会 電子・情報・システム部門大会, pp. 90-91, 2009年9月4日(3-4), 徳島大(徳島)
  11. 孫 意来, 梁 海超, 森江 隆, 寒川誠二,
    ナノディスクアレイ構造を用いたスパイキングニューロンデバイスの回路シミュレーション,
    第70回応用物理学会学術講演会, 講演番号10p-ZH-9, No.1, p. 228, 2009年9月10日(8-11), 富山大(富山)
  12. 財津賢一郎, 金 永宰, 栗谷康隆, 森江 隆,
    画素並列型異方性拡散LSIを用いたリアルタイム画像処理システムによる主観的輪郭生成,
    日本神経回路学会 第19回全国大会(JNNS2009), #O4-2, pp. 136-137, 2009年9月26日, 東北大(仙台)
  13. 山口雄一郎, 田中秀樹, 松坂建治, 森江 隆,
    スパイク駆動方式ガボールフィルタ回路モデル,
    日本神経回路学会 第19回全国大会(JNNS2009), #P3-20, pp. 178-179, 2009年9月26日, 東北大(仙台)
  14. 三好 誠, タンジュークイ, 石川聖二, 森江 隆,
    物体検出のための移動カメラを用いた前景と背景の分離,
    第8回ITSシンポジウム2009, Peer-Review Proceedings, #1-C-01, pp. 37-42, 2009年12月10日, 広島市立大(広島) [工学部・石川研との共同研究]
  15. 犬丸一樹, Joo Kooi Tan, 石川聖二, 森江隆,
    ステレオカメラ映像からの歩行者検出,
    第8回ITSシンポジウム2009, Proceedings, #2-C-12, pp. 313-318, 2009年12月11日, 広島市立大(広島) [工学部・石川研との共同研究]
  16. 財津賢一郎, 金 永宰, 栗谷康隆, 森江 隆,
    画素並列型異方性拡散LSIとそれを用いてエッジ補完を行う画像処理システム,
    映像情報メディア学会技術報告 情報センシング研究会(IST2009-94), Vol. 33, No. 56, pp. 17-20, 2009年12月10日, 東大(東京)

■ 2008年 <2008>

International Conferences (with review)

  1. D. Atuti, K. Nakada, T. Morie,
    CMOS Pulse-Modulation Circuit Implementation of Phase-Locked Loop Neural Networks,
    IEEE Int. Symp. on Circuits and Systems (ISCAS2008), pp. 2174-2177, Seattle, USA, May 20, 2008.
  2. O. Nomura, T. Morie,
    Projection-field-type VLSI Convolutional Neural Networks Using Merged/Mixed Analog-Digital Approach,
    Neural Information Processing (Lecture Notes in Computer Science, Springer Berlin/Heidelberg, Vol. 4984/2008), pp. 1081-1090, 2008. (14th Int. Conf., ICONIP 2007, Kitakyushu, Japan, November 13-16, 2007, Revised Selected Papers, Part I)
  3. I. R. Khan, T. Morie, H. Miyamoto,
    Face and Arm-Posture Recognition for Secure Human-Machine Interaction,
    IEEE Int. Conf. on Systems, Man and Cybernetics (SMC2008), pp. 411-417, Singapore, Oct. 12-15, 2008.
  4. I. R. Khan, T. Morie, H. Miyamoto, M. Shimizu, Y. Kuriya,
    A Prototype System for Secure Human-Machine Interaction Based on Face and Gesture Recognition,
    The 34th Annual Conf. of the IEEE Industrial Electronics Society (IECON'08), pp. 1572-1577, Orlando, USA, Nov. 10-13, 2008.

International Conferences (without review)

  1. Y. Kim, T. Morie,
    A Pixel-parallel Anisotropic Diffusion Algorithm for Subjective Contour Generation,
    Proc. of the 8th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, pp. 57-58, Kitakyushu, Japan, Aug. 26, 2008.
  2. D. Atuti, K. Nakada, T. Morie,
    A CMOS Element Circuit Phase-locked Loop Neural Networks with Pulse-modulation Technique,
    Proc. of the 8th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, pp. 61-62, Kitakyushu, Japan, Aug. 26, 2008.
  3. T. Morie,
    Brain-inspired visual processing toward intelligent automobile applications,
    2nd Fraunhofer IAIS-Kyutech Joint Workshop (Knowledge Cluster Initiative (The 2nd Stage), Expansion Program), Kitakyushu, Japan, Oct. 10, 2008.
  4. T. Morie,
    Brain-inspired VLSI vision systems toward intelligent automobile and robot applications (Invited),
    台日機器人・無線感測網路・LSI技術論壇, pp. 6-1-6-19, Gloria Prince Hotel, Taipei, Nov. 11, 2008.

(Japanese papers and Domestic meetings [written in Japanese])

解説

  1. 森江隆, 石川眞澄,
    大学連携の取り組み,北九州学術研究都市におけるカーエレクトロニクス高度専門人材育成プログラム,
    九州工業大学 教育ブレティン, 第5号, pp. 62-69, 2008年

国内学会, 研究会, 口頭発表

  1. 川嶋佑輔, 厚地泰輔, 中田一紀, 岡田真人, 森江隆,
    領域ベース結合MRFモデルによる大局的画像領域分割とCMOS回路実現,
    電子情報通信学会 ニューロコンピューティング研究会, NC2007-120, Vol. 107, No. 542, pp. 49-54, 2008年3月12日, 玉川大学(東京)
  2. 梁海超, 鈴木庸平, 森江隆, 中田一紀, 神酒勤, 林初男,
    海馬の機能にヒントを得た接近物体検知システム,
    電子情報通信学会 総合大会, 講演番号TK-3-5, pp. SSS-20-SSS-21, 2008年3月19日, 北九州学術研究都市(北九州)
  3. 宮本弘之, 栗谷康隆, 鎌田卓治, 清水昌樹, イシティアク・ラスール・カーン, 花沢明俊, 森江隆,
    実時間顔・腕姿勢認識システムと影消去技術,
    電子情報通信学会 総合大会, 講演番号TK-3-6, pp. SSS-22-SSS-23, 2008年3月19日, 北九州学術研究都市(北九州)
  4. 森江隆, 栗谷康隆, 鎌田卓治,
    AD融合方式ガボールフィルタLSIを用いた顔・物体認識システム,
    電子情報通信学会総合大会, 講演番号TK-2-3, pp. SSS-4-SSS-5, 2008年3月21日, 北九州学術研究都市(北九州)
  5. 厚地泰輔,
    【招待講演】パルス変調方式による相互結合位相振動子のCMOS回路実現とその応用,
    電気学会電子回路研究会(2007年優秀論文発表賞受賞者による記念講演), 2008年3月26日, 豊橋技術科学大学(豊橋)
  6. 森江隆,
    【招待講演】脳型情報処理のためのナノ構造,
    第55回応用物理学関係連合講演会, 講演番号29p-N-11, 2008年3月29日, 日本大学(船橋)
  7. 御手洗昌希, 森江隆, 是角圭祐,
    1D畳み込み演算による2DイメージマッチングプロセッサLSI の構成法,
    電子情報通信学会 機能集積情報システム研究会, FIIS-08-238, 2008年6月27日, 筑波大学(筑波)
  8. 森江隆,
    【招待講演】脳型集積システム -LSIによる脳機能の実現を目指して-,
    日本学術振興会 分子ナノテクノロジー第174委員会 第26回研究会資料, pp. 7-12, 2008年10月9日, 島津製作所基盤技術研究所(けいはんな)
  9. 森江隆,
    【招待パネリスト】北九州学術研究都市におけるカーエレクトロニクス技術者教育,
    第13回アナログVLSIシンポジウム, 2008年10月22日, 北九州国際会議場(北九州)
  10. 中島規成, 森江隆,
    MOSFETのしきい値電圧の温度依存性を利用した温度補償電流源回路とその応用,
    電気学会C部門 電子回路研究会, ECT-08-64, pp. 1-5, 2008年10月23日, 北九州国際会議場(北九州)
  11. 森江隆, 田中 秀樹, 厚地 泰輔, 是角 圭祐, 中田 一紀,
    【招待講演】時間領域情報処理による脳型集積システム,
    電子情報通信学会 ニューロコンピューティング研究会, NC2008-68, Vol. 108, No. 281, pp. 55-60, 2008年11月8日, 佐賀大学(佐賀)
  12. 岡本健, 渡辺敏雄, 伴弘司, 前田裕二, 花沢明俊, 森江隆,
    災害監視における映像情報の活用―土砂災害の前兆現象検知の検討―,
    日本災害情報学会 第10回研究発表大会予稿集, pp. 281-284, 2008年10月26日, 東京大学(東京)
  13. 岡本健, 渡辺敏雄, 花沢明俊, 森江隆, 伴弘司, 前田裕二,
    時空間ガボールフィルタによる土砂災害前兆現象検知,
    電子情報通信学会 パターン認識・メディア理解研究会, PRMU2008-131, Vol. 108, No. 327, pp. 139-144, 2008年11月27日, 大阪大学(大阪)

■ 2007年 <2007>

Papers

  1. N. Kato, T. Morie,
    Design of a CMOS Pixel Circuit for Coarse Region Segmentation/Extraction Based on Merged Analog/Digital Architecture,
    J. Signal Processing, Vol. 11, No. 4, pp. 317-320, July, 2007.
  2. M. Mitarai, K. Korekado, T. Morie,
    Digital VLSI Architecture for Image Matching Based on 2D Cross-correlation,
    J. Signal Processing, Vol. 11, No. 4, pp. 345-348, July, 2007.
  3. T. Morie, H. Miyamoto, A. Hanazawa,
    Brain-inspired Visual Processing for Robust Gesture Recognition,
    Brain-Inspired IT III, Int. Congress Series, Vol. 1301, pp. 31-34, Elsevier, July, 2007. (ScienceDirect, Elsevier)
  4. H. Hayashi, K. Nakada, T. Morie,
    Moving Object Detection Algorithm Inspired by the Sequence Detection in the Hippocampus and its Digital LSI Implementation,
    Brain-Inspired IT III, Int. Congress Series, Vol. 1301, pp. 35-38, Elsevier, July, 2007. (ScienceDirect, Elsevier)
  5. H. Tanaka, T. Morie, K. Aihara,
    A CMOS Circuit for STDP with a Symmetric Time Window,
    Brain-Inspired IT III, Int. Congress Series, Vol. 1301, pp. 152-155, Elsevier, July, 2007. (ScienceDirect, Elsevier)
  6. D. Atuti, T. Morie, T. Nakano, K. Nakada,
    An Element Circuit for Nonlinear Dynamical Systems Using Phase Variables,
    Brain-Inspired IT III, Int. Congress Series, Vol. 1301, pp. 156-159, Elsevier, July, 2007. (ScienceDirect, Elsevier)
  7. 森江隆,
    【招待論文】アナログ・デジタル融合方式LSI技術による脳型視覚システム,
    IEICE Fundamentals Review, Vol. 1, No. 1, pp. 19-29, July 1, 2007. (in Japanese) (学会HPよりダウンロード可能)

International Conferences (with review)

  1. M. Sakai, T. Morie, M. Mitarai, K. Korekado,
    Design of an 2D Image Matching Processor LSI Based on Merged Analog/Digital Architecture,
    RISP 2007 Int. Workshop on Nonlinear Circuits and Signal Processing (NCSP'07), pp. 81-84, Shanghai, China, March 3-6, 2007.
    Received Student Paper Award.
  2. N. Kato, T. Morie,
    Design of a CMOS Pixel Circuit for Coarse Region Segmentation/Extraction Based on Merged Analog/Digital Architecture,
    RISP 2007 Int. Workshop on Nonlinear Circuits and Signal Processing (NCSP'07), pp. 89-92, Shanghai, China, March 3-6, 2007.
    Received Student Paper Award.
  3. M. Mitarai, K. Korekado, T. Morie,
    Digital VLSI Architecture for Image Matching Based on 2D Cross-correlation,
    RISP 2007 Int. Workshop on Nonlinear Circuits and Signal Processing (NCSP'07), pp. 277-280, Shanghai, China, March 3-6, 2007.
    Received Student Paper Award.
  4. H. Liang, T. Morie, H. Nakayama, K. Nakada, H. Hayashi,
    An FPGA-based Real-time Moving-object Detection System Based on Neuronal Propagation in the Hippocampus,
    RISP 2007 Int. Workshop on Nonlinear Circuits and Signal Processing (NCSP'07), pp. 509-512, Shanghai, China, March 3-6, 2007.
    Received Student Paper Award.
  5. T. Morie, T. Yamamoto,
    A Cellular-Automaton-Based Anisotropic Diffusion Algorithm for Subjective Contour Generation and Its Digital VLSI Implementation,
    Unconventional Computing 2007, pp. 267-278, Bristol, UK, July 12-14, 2007.
  6. D. Atuti, T. Morie, K. Aihara,
    A Pulse-Modulation Circuit for Nonlinear Systems with Self Regulatory Threshold Dynamics,
    15th IEEE Int. Workshop on Nonlinear Dynamics of Electronic Systems (NDES 2007), pp. 145-148, Tokushima, Japan, July 23-26, 2007.
  7. H. Tanaka, T. Morie, K. Aihara,
    Evaluation of a CMOS Spiking Neural Network Circuit with STDP Function,
    15th IEEE Int. Workshop on Nonlinear Dynamics of Electronic Systems (NDES 2007), pp. 313-316, Tokushima, Japan, July 23-26, 2007.
  8. D. Atuti, N. Kato, K. Nakada, T. Morie,
    CMOS Circuit Implementation of a Coupled Phase Oscillator System Using Pulse Modulation Approach,
    2007 European Conf. on Circuit Theory and Design (ECCTD 2007), pp. 827-830, Seville, Spain, Aug. 26-30, 2007.
  9. H. Liang, T. Morie, Y. Suzuki, K. Nakada, T. Miki, H. Hayashi,
    An FPGA-based Collision Warning System Using Hybrid Approach,
    7th Int. Conf. on Hybrid Intelligent Systems (HIS07), PP. 30-35, Kaiserslautern, Germany, Sept. 17-19, 2007.
  10. O. Nomura, T. Morie,
    Projection-field-type VLSI Convolutional Neural Networks Using Merged/Mixed Analog-Digital Approach,
    14th Int. Conf. on Neural Information Processing (ICONIP2007), Abst. p. 196, Kitakyushu, Japan, Nov. 15, 2007.
  11. T. Morie, H. Miyamoto, A. Hanazawa, I. R. Khan, T. Kamada, Y. Kuriya, M. Shimizu,
    Brain-inspired Visual Processing: Real-time Face Authentication, arm Posture Recognition, and Shadow Elimination,
    4th Int. Conf. on Brain-Inspired Information Technology (BrainIT2007), Abst. of BrainIT2007, p. 33, Kitakyushu, Japan, Nov. 15, 2007.
  12. I. R. Khan, T. Morie, H. Miyamoto, Y. Kuriya, M. Shimizu,
    Real-time Face Authentication and Arm Posture Recognition Using Elastic Graph Matching and Arm Model Fitting,
    Demonstration session of 4th Int. Conf. on Brain-Inspired Information Technology (BrainIT2007), Abst. of BrainIT2007, p. 66, Kitakyushu, Japan, Nov. 15, 2007.
  13. T. Kamada, A. Hanazawa, T. Morie,
    Shadow Elimination Mimicking the Human Visual System,
    Demonstration session of 4th Int. Conf. on Brain-Inspired Information Technology (BrainIT2007), Abst. of BrainIT2007, p. 68, Kitakyushu, Japan, Nov. 15, 2007.
  14. H. Liang, Y. Suzuki, T. Morie, K. Nakada, T. Miki, H. Hayashi,
    An FPGA-based Collision Warning System Using Moving-Object Detection Inspired by Neuronal Propagation in the Hippocampus,
    Demonstration session of 4th Int. Conf. on Brain-Inspired Information Technology (BrainIT2007), Abst. of BrainIT2007, p. 73, Kitakyushu, Japan, Nov. 15, 2007.

International Conferences (without review)

  1. H. Tanaka, T. Morie, K. Aihara,
    A CMOS Spiking Neural Network Circuit with STDP Function,
    Proc. of the 7th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, pp. 29-30, Pohan, Korea, Aug. 27, 2007.
  2. T. Kamada, A. Hanazawa, T. Morie,
    A Shadow Elimination Algorithm Mimicking the Human Visual System,
    Proc. of the 7th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, pp. 34-35, Pohan, Korea, Aug. 27, 2007.
  3. I. R. Khan, H. Miyamoto, T. Morie,
    Face and Gesture Recognition Using Graph-Matching and Arm Model Fitting,
    Proc. of the 7th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, pp. 57-58, Pohan, Korea, Aug. 27, 2007.
(Japanese papers and Domestic meetings [written in Japanese])

受賞

  1. 中野鉄平, 森江隆,
    顔/物体認識のためのエラスティック・グラフ・マッチング・プロセッサIP,
    第9回LSI IPデザイン・アワード・研究助成賞, 2007年4月26日
  2. 田中秀樹,
    「STDP を導入したCMOS シナプス回路と連想メモリへの応用」 (第16回全国大会(JNNS2006)),
    日本神経回路学会奨励賞, 2007年11月15日
  3. 厚地泰輔,
    "A Current-Sampling-Mode Arbitrary Chaos Generator Circuit Using Pulse Modulation Approach Driven by Quantized Nonlinear Waveforms," published in Proc. IEEE Asia Pacific Conf. on Circuits and Systems (APCCAS 2006),
    IEEE福岡支部 学生研究奨励賞, 2008年2月9日

国内学会, 研究会, 口頭発表

  1. 森江隆,
    【招待講演】脳型情報処理とナノテクノロジー,
    第4回オープンワークショップ「バイオとナノテクノロジーの融合研究」, p. 19, 文部科学省リーディングプロジェクト主催, 2007年11月10日,(東京)
  2. 田中秀樹, 森江隆, 合原一幸,
    STDPを有するCMOSスパイキングニューラルネットワークLSIの評価,
    電子情報通信学会 ニューロコンピューティング研究会, NC2007-61, Vol. 107, No. 328, pp. 37-42, 2007年11月18日, 佐賀大学(佐賀)
  3. 森江隆,
    【招待講演】脳情報工学による脳型視覚集積システム,
    第11回システムLSIワークショップ, 講演資料集 pp. 25-35, 2007年11月19日,(北九州)
  4. 厚地泰輔, 加藤直人, 森江 隆, 中田一紀,
    パルス変調方式による相互結合位相振動子のCMOS 回路実現と評価,
    電気学会電子回路研究会, ECT-07-107, pp. 25-29, 2007年12月8日, 日本大学(新潟)

■ 2006年 <2006>

Papers

  1. 是角圭祐,
    AD 融合/混載方式による画像認識用LSI構成法の研究,
    九州工業大学 博士学位論文, 2006. (リポジトリ)
  2. 中野鉄平,
    大局的領域分割および顔・物体認識アルゴリズムのデジタルLSIアーキテクチャとそれらを用いた自然画像情景認識システムの研究,
    九州工業大学 博士学位論文, 2006. (リポジトリ)
  3. 野村修,
    投射野演算型コンボリューショナル・ニューラルネットワークのLSIアーキテクチャに関する研究,
    九州工業大学 博士学位論文, 2006. (リポジトリ)
  4. T. Nakano, T. Morie, H. Ishizu, H. Ando, A. Iwata,
    FPGA Implementation of Resistive-Fuse Networks for Coarse Image-Region Segmentation,
    Intelligent Automation and Soft Computing, Vol. 12, No. 3, pp. 307-316, 2006.
  5. O. Nomura, T. Morie, K. Korekado, T. Nakano, M. Matsugu, A. Iwata,
    An Image-Filtering LSI Processor Architecture for Face/Object Recognition Using a Sorted Projection-Field Model based on a Merged/Mixed Analog-Digital Architecture,
    IEICE Trans. Electron., Vol. E89-C, No. 6, pp.781-791, 2006.
  6. Y. Kim, T. Morie,
    A Pixel Circuit Implementing an Anisotropic Diffusion Algorithm for Subjective Contour Generation Using Merged Analog-Digital circuit Approach,
    J. Signal Processing, Vol. 10, No. 4, pp. 259-262, July, 2006.
  7. K. Sasaki, T. Morie, A. Iwata,
    A VLSI Spiking Feedback Neural Network with Negative Thresholding and Its Application to Associative Memory,
    IEICE Trans. Electron., Vol. E89-C, No. 11, pp. 1637-1644, 2006.
  8. H. Tanaka, T. Morie, K. Aihara,
    An Analog CMOS Circuit for Spiking Neuron Models,
    Brain-Inspired IT II, Int. Congress Series, pp. 217-220, Elsevier, 2006.
  9. Y. Kim, T. Morie,
    Subjective Contour Generation Using a Pixel-parallel Anisotropic Diffusion Algorithm,
    Brain-Inspired IT II, Int. Congress Series, pp. 237-240, Elsevier, 2006.
  10. T. Nakano, T. Morie,
    An Image Recognition Algorithm Using Relationships between Segmented Coarse Regions,
    Brain-Inspired IT II, Int. Congress Series, pp. 241-244, Elsevier, 2006.
  11. K. Korekado, T. Morie, O. Nomura, T. Nakano, M. Matsugu, A. Iwata,
    Face Position Detection by a Convolutional Neural Network Using an Image Filtering Processor VLSI,
    Brain-Inspired IT II, Int. Congress Series, pp. 253-256, Elsevier, 2006.

International Conferences (with review)

  1. Y. Kim, T. Morie,
    A Pixel Circuit Implementing an Anisotropic Diffusion Algorithm for Subjective Contour Generation Using Merged Analog-Digital circuit Approach,
    2006 RISP Int. Workshop on Nonlinear Circuits and Signal Processing (NCSP'06), pp. 98-101, Honolulu, Hawaii, March 3-5, 2006.
    Received Student Paper Award.
  2. T. Morie, T. Nakano,
    An FPGA-based Real-time Scene-image Recognition System Using Relationship between Coarsely Segmented Regions,
    Int. Symp. on Artificial Brain with Emotion and Learning (ISABEL 2006) - Bio-Inspired Models and Hardware for Brain-like Intelligent Functions -, p. 158, Seoul, Korea, Aug. 25, 2006.
  3. H. Tanaka, T. Morie, K. Aihara,
    A CMOS Synapse with STDP Function and Its Application to Hopfield-type Associative Memory (Invited),
    Int. Symp. on Nonlinear Theory and its Applications (NOLTA2006), pp. 495-498, Bologna, Italy, Sept. 11-14, 2006.
  4. S. Nagano, T. Morie, T. Nakano, K. Nakamura,
    A Real-time Image Processing System Using a Gabor-filtering LSI Realizing Primary Visual Cortex Functions,
    Joint 3rd Int. Conf. on Soft Computing and Intelligent Systems and 7th Int. Symp. on Advanced Intelligent Systems (SCIS & ISIS 2006), pp. 516-519, Tokyo, Japan, Sept. 20-24, 2006.
  5. T. Morie, H. Miyamoto, A. Hanazawa,
    Brain-inspired Visual Processing for Robust Gesture Recognition,
    Abst. of The 3rd Int. Conf. on Brain-Inspired Information Technology (BrainIT2006), p. 31, Kitakyushu, Sept. 27-29, 2006.
  6. H. Tanaka, T. Morie, K. Aihara,
    A CMOS Circuit for STDP with a Symmetric Time Windoww,
    Abst. of The 3rd Int. Conf. on Brain-Inspired Information Technology (BrainIT2006), p. 65, Kitakyushu, Sept. 27-29, 2006.
  7. D. Atuti, T. Morie, T. Nakano, K. Nakada,
    An Element Circuit for Nonlinear Dynamical Systems Using Phase Variables,
    Abst. of The 3rd Int. Conf. on Brain-Inspired Information Technology (BrainIT2006), p. 66, Kitakyushu, Sept. 27-29, 2006.
  8. D. Atuti, T. Morie, K. Aihara,
    A Current-Sampling-Mode Arbitrary Chaos Generator Circuit Using Pulse Modulation Approach Driven by Quantized Nonlinear Waveforms,
    IEEE Asia Pacific Conf. on Circuits and Systems (APCCAS 2006), pp. 1961-1965, Singapore, Dec. 7, 2006.
  9. H. Liang, H. Nakayama, K. Nakada, T. Morie, H. Hayashi,
    Digital VLSI Implementation of a Moving Object Detection Algorithm Based on Neuronal Propagation in the Hippocampus,
    Int. Symp. on Intell. Signal Processing and Commu. Systems (ISPACS 2006), pp. 614-617, Yonago, Dec. 14, 2006.

International Conferences (without review)

  1. D. Atuti, T. Morie, T. Nakano, K. Nakada,
    A CMOS Pulse-Modulation Circuit Technique for Nonlinear Dynamical Systems Using Phase Variables,
    Proc. of the 6th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, pp. 35-36, Kitakyushu, Japan, Aug. 29, 2006.
  2. H. Tanaka, T. Morie, K. Aihara,
    A CMOS Circuit for Spike-Timing Dependent Synaptic Plasticity with a Symmetric Time Window,
    Proc. of the 6th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, pp. 37-38, Kitakyushu, Japan, Aug. 29, 2006.
  3. H. Tanaka, T. Morie, K. Aihara,
    Design of a CMOS Circuit for STDP with a Symmetric Time Window,
    Int. Workshop on Synchronization: Phenomena and Analyses, p. 149, Tokyo, Oct. 4, 2006.
  4. D. Atuti, T. Morie, K. Aihara,
    A Pulse-Modulation Circuit for Nonlinear Systems with Self Regulatory Threshold Dynamics,
    Int. Workshop on Synchronization: Phenomena and Analyses, p. 150, Tokyo, Oct. 4, 2006.

Books

  1. T. Morie, Y. Amemiya,
    Single-Electron Functional Devices and Circuits,
    Handbook of Theoretical and Computational Nanotechnology, Eds, M. Rieth and W. Schommers, Vol. 10, Chapter 4 (pp. 239-318), American Scientific Publishers, 2006.

(Japanese papers and Domestic meetings [written in Japanese])

国内学会, 研究会, 口頭発表

  1. 森江隆,
    【招待講演】脳情報工学の確立に向けたアナログ・デジタル融合方式回路技術の進展 ――脳型視覚システムのための要素回路の開発――,
    電子情報通信学会 回路とシステム研究会, CAS2005-78, pp. 19-24, 2006年1月12日, 宮崎大(宮崎)
  2. 森江隆,
    【招待講演】『脳情報工学』の確立に向けた脳型視覚集積システムの開発,
    九州工業大学 第2回東京シンポジウム, 2006年4月27日, 学術総合センター(東京)
  3. 森江隆,
    【招待講演】ノイズを積極的に利用したニューラル情報処理とそれを実現するナノ構造の提案,
    日本学術振興会 シリコン超集積化システム第165委員会 第41回研究会資料, pp. 71-93, 2006年5月22日, 弘済会館(東京)
  4. 梁海超, 森江隆, 中山浩之, 中田一紀, 林初男,
    海馬時系列符号化モデルに基づく移動体検出手法のデジタルLSIアーキテクチャ,
    情報科学技術フォーラム (FIT 2006), #I-026, pp. 59-61, 2006年9月5日, 福岡大(福岡)
  5. 田中秀樹, 森江隆, 合原一幸,
    STDP を導入したCMOS シナプス回路と連想メモリへの応用,
    日本神経回路学会 第16回全国大会(JNNS2006), #O1-2, pp. 8-9, 2006年9月19日, 名古屋大(愛知)
  6. 厚地泰輔, 森江隆, 中田一紀,
    パルス変調方式による位相振動子結合系のCMOS回路実現,
    日本神経回路学会 第16回全国大会(JNNS2006), #P3-30, pp. 214-215, 2006年9月21日, 名古屋大(愛知)
  7. 金永宰, 森江隆,
    アナログ・デジタル融合回路方式による主観的輪郭生成のための画素並列型CMOS異方性拡散回路,
    電子情報通信学会 ニューロコンピューティング研究会, NC2006-61, Vol. 106, No. 341, pp. 31-36, 2006年11月10日, 佐賀大学(佐賀)
  8. 加藤直人, 森江隆,
    大局的画像領域分割・抽出を行うアナログ・デジタル融合方式画素並列型LSIの設計,
    第10回システムLSIワークショップ, pp. 287-290, 2006年11月28日,(北九州)
  9. 森江隆,
    【招待講演】STDPを有するスパイキングニューロンモデルによる 連想メモリとそのCMOS回路実現,
    東北大学電気通信研究所 ブレイン機能集積工学研究会/ 知的ナノ集積システム共同プロジェクト,
    2006年12月19日,(仙台)

■ 2005年 <2005>

Papers

  1. T. Nakano, T. Morie, M. Nagata, A. Iwata,
    A Cellular-Automaton-Type Region Extraction Algorithm and its FPGA Implementation,
    J. Robotics and Mechatronics, Vol. 17, No. 4, pp. 378-386, 2005.

International Conferences (with review)

  1. Y. Kim, T. Morie,
    A Pixel-parallel Anisotropic Diffusion Algorithm for Subjective Contour Generation,
    IEEE Int. Symp. on Circuits and Systems (ISCAS2005), pp. 4237-4240, Kobe, Japan, May 23-26, 2005.
  2. K. Korekado, T. Morie, O. Nomura, T. Nakano, M. Matsugu, A. Iwata,
    An Image Filtering Processor for Face/Object Recognition Using Merged/Mixed Analog-Digital Architecture,
    2005 Symp. on VLSI Circuits, pp. 220-223, Kyoto, Japan, June 17, 2005.
  3. T. Nakano, T. Morie,
    A Digital LSI Architecture of Elastic Graph Matching and Its FPGA Implementation,
    Proc. Int. Joint Conf. on Neural Networks (IJCNN05), pp. 689-694, Montreal, Canada, July 31, 2005.
  4. T. Morie, K. Nakamura, K. Korekado,
    A Gabor Filtering VLSI Processor Mimicking a Primary Visual Cortex Function,
    Post-IJCNN2005 Workshop, Biologically-Inspired Models and Hardware for Human-like Intelligent Functions (BIMH2005), Montreal, Canada, Aug. 5, 2005.
  5. O. Nomura, T. Morie, K. Korekado, M. Matsugu, A. Iwata,
    A Convolutional Neural Network VLSI Architecture Using Sorting Algorithm,
    Int. Conf. on Advances in Natural Computation (ICNC'05), Part III, pp. 1006-1014, Changsha, China, Aug. 27-29, 2005.
  6. H. Tanaka, T. Morie, K. Aihara,
    An Analog CMOS Circuit for Spiking Neuron Models,
    Abstracts of Brain-Inspired Information Technology (BrainIT2005), p. 68, Kitakyushu, Oct. 7-9, 2005.
  7. D. Atuti, T. Morie, K. Aihara,
    A Current-Sampling-Mode Arbitrary Chaos Generator Circuit Using Pulse Modulation Approach,
    Abstracts of Brain-Inspired Information Technology (BrainIT2005), p. 73, Kitakyushu, Oct. 7-9, 2005.
  8. T. Nakano, T. Morie,
    An Image Recognition Algorithm Using Coarse Region Segmentation and Relationship between the Regions,
    Abstracts of Brain-Inspired Information Technology (BrainIT2005), p. 81, Kitakyushu, Oct. 7-9, 2005.
  9. K. Korekado, T. Morie, O. Nomura, T. Nakano, M. Matsugu, A. Iwata,
    Face Position Detection Using an Image Filtering Processor VLSI,
    Abstracts of Brain-Inspired Information Technology (BrainIT2005), p. 86, Kitakyushu, Oct. 7-9, 2005.
  10. Y. Kim, T. Morie,
    Subjective Contour Generation Using a Pixel-parallel Anisotropic Diffusion Algorithm,
    Abstracts of Brain-Inspired Information Technology (BrainIT2005), p. 94, Kitakyushu, Oct. 7-9, 2005.
  11. H. Tanaka, T. Morie, K. Aihara,
    Associative Memory Operation in a Hopfield-type Spiking Neural Network with Modulation of Resting Membrane Potential,
    2005 Int. Symp. on Nonlinear Theory and its Applications (NOLTA2005), pp. 313-316, Bruges, Belgium, Oct. 18-21, 2005.

International Conferences (without review)

  1. K. Korekado, T. Morie, O. Nomura, T. Nakano, M. Matsugu, A. Iwata,
    An Image Filtering Processor VLSI and Its Application to Face Position Detection,
    Proc. of the 5th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, P-12, Pohang, Korea, Aug. 24, 2005.
  2. T. Nakano, T. Morie,
    A Face/Object Recognition System Using FPGA Implementation of Elastic Graph Matching,
    Proc. of the 5th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, P-24, Pohang, Korea, Aug. 24, 2005.
  3. H. Tanaka, T. Morie, K. Aihara,
    An Analog CMOS Circuit for Spiking Neuron Models,
    Int. Symp. on Complexity Modelling and its Applications Poster Session #22, Tokyo, Nov. 22, 2005.
  4. D. Atuti, T. Morie, K. Aihara,
    1-D Arbitrary Chaos Generator Circuits Using Pulse Modulation Approaches,
    Int. Symp. on Complexity Modelling and its Applications Poster Session #23, Tokyo, Nov. 22, 2005.

(Japanese papers and Domestic meetings [written in Japanese])

国内学会, 研究会, 口頭発表

  1. 中村享平, 是角圭祐, 森江隆,
    V1単純細胞の機能を模倣するガボールフィルタLSIの評価,
    電子情報通信学会 ニューロコンピューティング研究会, NC2005-23, pp. 17-22, 2005年6月23日, 琉球大(沖縄)
  2. 是角圭祐, 森江隆, 野村修, 中野鉄平, 真継優和, 岩田穆,
    AD融合/混載アーキテクチャによる顔・物体認識のための画像フィルタリングプロセッサ,
    電子情報通信学会 集積回路研究会, ICD2005-58, pp. 19-24, 2005年7月14日, 豊橋技科大(愛知)
  3. 野村修, 森江隆, 是角圭祐, 真継優和, 岩田穆,
    コンボリューショナル・ニューラルネットワークのためのLSIアーキテクチャとアナログ積和演算回路,
    電気学会 電子・情報・システム部門大会, #TC5-4, pp. 129-133, 2005年9月7日, 早稲田大(北九州)
  4. 田中秀樹, 森江隆, 合原一幸,
    スパイキングホップフィールドネットワークのためのアナログCMOS回路,
    電気学会 電子・情報・システム部門大会, #TC5-5, pp. 134-136, 2005年9月7日, 早稲田大(北九州)
  5. 長野清武郎, 中野鉄平, 中村享平, 森江隆,
    初期視覚野機能を実現するガボールフィルタLSI を用いたリアルタイム画像処理システム,
    日本神経回路学会 第15回全国大会(JNNS2005), #P3-2, pp. 160-161, 2005年9月22日, 鹿児島大(鹿児島)
  6. 森江隆,
    【招待講演】ロボットの眼は人間の視覚にどこまで近づけるか?――現在のコンピュータシステムと脳型ハードウェア――,
    電子情報通信学会九州支部平成17年度シンポジウム/脳の不思議・生体の不思議, 2005年10月30日, 佐賀大(佐賀)
  7. 中野鉄平, 森江隆,
    顔/物体認識のためのElastic Graph MatchingのFPGA実装とその性能評価,
    電子情報通信学会 ニューロコンピューティング研究会, NC2005-67, pp. 25-30, 2005年11月19日, 九州工業大学(北九州)
  8. 是角圭祐, 森江隆, 野村修, 中野鉄平, 真継優和, 岩田穆,
    AD融合/混載アーキテクチャによる画像フィルタリングプロセッサと顔位置検出への応用,
    第9回システムLSIワークショップ, pp. 239-242, 2005年11月29日, (北九州)

■ 2004年 <2004>

Papers

  1. T. Morie, J. Umezawa, A. Iwata,
    Gabor-Type Filtering Using Transient States of Cellular Neural Networks,
    Intelligent Automation and Soft Computing, Vol. 10, No. 2, pp. 95-104, 2004.
  2. T. Morie, K Murakoshi, M Nagata, A. Iwata,
    Pulse Modulation Techniques for Nonlinear Dynamical Systems and a CMOS Chaos Circuit with Arbitrary 1-D Maps,
    IEICE Trans. Electron., Vol. E87-C, No. 11, pp. 1856-1862, 2004.
    IEICE Trans. Online
  3. K. Korekado, T. Morie, O. Nomura, H. Ando, T. Nakano, M. Matsugu, A. Iwata,
    A VLSI Convolutional Neural Network for Image Recognition Using Merged/Mixed Analog-Digital Architecture,
    J. Intelligent & Fuzzy Systems, Vol. 15, No. 3/4, pp. 173-179, 2004.
  4. T. Morie, T. Nakano,
    A Face/Object Recognition System Using Coarse Region Segmentation and Dynamic-Link Matching,
    Brain-Inspired IT I, Int. Congress Series 1269, pp. 177-180, Elsevier, 2004.

International Conferences (with review)

  1. T. Morie, T. Nakano,
    A Face/Object Recognition System Using Coarse Region Segmentation and Dynamic-Link Matching,
    Int. Symp. on Bio-Inspired Systems, Part IV, Brain-inspired Information Technology (BrainIT 2004), Kitakyushu, March 8, 2004.
  2. T. Morie, J. Umezawa, A. Iwata,
    A Pixel-Parallel Image Processor for Gabor Filtering Based on Merged Analog-Digital Architecture,
    2004 Symp. on VLSI Circuits, Digest of Technical papers, pp. 212-213, #14-1, Honolulu, Hawaii, June 18, 2004.
  3. T. Morie, T. Nakano, J. Umezawa, A. Iwata,
    Gabor Filtering Using Cellular Neural Networks and its Application to Face/Object Recognition (Invited),
    World Automation Congress, #IFMIP075, Seville, Spain, June 28-July 1, 2004.
  4. K. Sasaki, T. Morie, A. Iwata,
    A Spiking Neural Network with Negative Thresholding and Its Application to Associative Memory,
    2004 IEEE Int. Midwest Symp. on Circuits and Systems (MWSCAS2004), pp. III-89 - III-92, Hiroshima, July 25-28, 2004.
  5. T. Miki, T. Morie, T. Yamakawa,
    Hardware Modeling and Design of Brain-like Information Systems,
    Joint 2nd Int. Conf. on Soft Computing and Intelligent Systems and 5th Int. Symp. on Advanced Intelligent Systems (SCIS & ISIS 2004), Yokohama, Sept. 21-24, 2004.
  6. O. Nomura, T. Morie, K. Korekado, M. Matsugu, A. Iwata,
    A Convolutional Neural Network VLSI Architecture Using Thresholding and Weight Decomposition (Invited),
    Int. Conf. on Knowledge-Based Intelligent Information and Engineering Systems (KES'2004), Vol. I, pp. 995-1001, Wellington, New Zealand, Sept. 22-24, 2004.

International Conferences (without review)

  1. T. Morie, J. Umezawa, A. Iwata,
    Pixel-Parallel Gabor-Filter LSI Based on Merged Analog/Digital Architecture,
    Proceedings of the 4th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, pp. 11-12, Kitakyushu, Aug. 24-25, 2004.
  2. T. Nakano, T. Morie,
    A VLSI Architecture for Elastic Graph Matching,
    Proceedings of the 4th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, pp. 65-66, Kitakyushu, Aug. 24-25, 2004.
  3. K. Korekado, T. Morie, O. Nomura, H. Ando, T. Nakano, M. Matsugu, A. Iwata,
    A Convolutional Neural Network VLSI for Image Recognition Using Merged/Mixed Analog-Digital Architecture,
    Proceedings of the 4th POSTECH-KYUTECH Joint Workshop on Neuroinformatics, pp. 67-68, Kitakyushu, Aug. 24-25, 2004.
(Japanese papers and Domestic meetings [written in Japanese])

受賞

  1. 是角圭祐, 森江隆, 野村修, 安藤博士, 中野鉄平, 真継優和, 岩田穆,
    アナログ・デジタル融合/混載アーキテクチャによる 顔・物体画像領域検出用畳込み演算プロセッサLSI,
    第6回LSI IPデザイン・アワード・研究助成賞, 2004年5月20日

解説論文

  1. 森江隆,
    北九州学術研究都市 九州工業大学 大学院生命体工学研究科 --脳情報専攻での画像認識技術--,
    画像電子学会誌, Vol. 33, No. 1, pp. 118-120, 2004

国内学会, 研究会, 口頭発表

  1. 森江隆,
    【招待講演】脳型視覚集積システムの試みと課題,
    第3回量子情報生命科学推進室講演会, 広島大学大学院先端物質科学研究科主催, 2004年3月5日, (東広島)
  2. 中野鉄平, 森江隆,
    Elastic Graph MatchingのためのディジタルイメージプロセッサLSIのアーキテクチャ,
    第17回 回路とシステム軽井沢ワークショップ, pp. 427-432, 2004年4月27日, (軽井沢)
  3. 森江隆, 梅澤淳, 岩田穆,
    AD融合回路方式による画素並列型ガボールフィルタLSI,
    電子情報通信学会 信学技報, SDM2004-126/ICD2004-68, 2004年8月19日, 北見工大(北海道)
  4. 佐々木寛弥, 森江隆, 岩田穆,
    しきい値制御型スパイキングフィードバックネットワークとそのLSI実現,
    電気学会 電子・情報・システム部門大会, TC1-5, pp. 24-27, 2004年9月3日, 宇都宮大(宇都宮)
  5. 山本隆博, 森江隆,
    主観的輪郭生成のためのセルオートマトン型拡散アルゴリズム,
    電気関係学会九州支部連合大会講演論文集, 13-2P-18, p. 712, 2004年9月28日, 鹿児島大(鹿児島)
  6. 金永宰, 森江隆,
    主観的輪郭生成のための画素並列型異方性拡散アルゴリズム,
    映像情報メディア学会技術報告, IST2004-83, pp. 41-44, 2004年10月15日, 東京理科大(東京)
  7. 野村修, 森江隆, 是角圭祐, 真継優和, 岩田 穆,
    投射野型積和演算及び荷重基底分解アルゴリズムを用いたConvolutional Neural Network VLSI アーキテクチャ,
    電子情報通信学会 ニューロコンピューティング研究会, NLP2004-80/NC2004-96, pp. 25-29, 2004年11月27日, 九州工業大学(北九州)
  8. 中野鉄平, 森江隆,
    Elastic Graph MatchingのためのディジタルイメージプロセッサLSIのアーキテクチャ,
    第8回システムLSIワークショップ, pp. 251-254, 2004年11月30日, (北九州)
  9. 森江隆, 梅澤淳, 岩田穆,
    リアルタイム画像認識のためのAD融合方式画素並列型ガボールフィルタLSI,
    第8回システムLSIワークショップ, pp. 263-266, 2004年11月30日, (北九州)

■ 2003年 <2003>

Papers

  1. T. Morie, T. Matsuura, M. Nagata, A. Iwata,
    A Multi-Nanodot Floating-Gate MOSFET Circuit for Spiking Neuron Models,
    IEEE Trans. Nanotechnology, Vol. 2, No. 3, pp. 158-164, Sept. 2003.

International Conferences (with review)

  1. T. Morie, T. Matsuura, A. Iwata,
    Pulse Modulation VLSI Implementation of Clustering Algorithm Based on Stochastic Association Model,
    Artificial Neural Networks and Neural Information Processing ICANN/ICONIP 2003 Int. Conf., pp. 434-437, Istanbul, June 26-29, 2003. (pdf, 180kB)
  2. T. Nakano, H. Ando, H. Ishizu, T. Morie, A. Iwata,
    Coarse Image Region Segmentation Using Resistive-fuse Networks Implemented in FPGA,
    The 7th World Multiconference on Systemics, Cybernetics and Informatics (SCI 2003) Proceedings, Vol. IV, pp.186-191, Orlando, July 27-30, 2003. (pdf, 760kB)
  3. K. Korekado, T. Morie, O. Nomura, H. Ando, T. Nakano, M. Matsugu, A. Iwata,
    A Convolutional Neural Network VLSI for Image Recognition Using Merged/Mixed Analog-Digital Architecture,
    7th Int. Conf. on Knowledge-Based Intelligent Information and Engineering Systems (KES'2003), pp. II-169-176, Oxford, Sept. 3-5, 2003. (pdf, 170kB)

International Conferences (without review)

  1. T. Morie, T. Matsuura, M. Nagata, A. Iwata,
    An Efficient Clustering Algorithm Using Stochastic Association and Its Implementation Using 3D-Nanodot-Array Structures (Invited),
    2003 RCIQE Int. Seminar on "Quantum Nanoelectronics for Meme-Media-Based Information Technologies", pp. 59-63 , Sapporo, Feb. 13, 2003. (pdf, 440kB)
  2. T. Nakano, T. Morie, A. Iwata,
    A Face/Object Recognition System Using FPGA Implementation of Coarse Region Segmentation,
    SICE Annual Conf. 2003, Organized session: Intelligent Integrated Systems and its Applications - Embedding Intelligence into Integrated Circuits, pp. 1418-1423, Fukui, Aug. 4-6, 2003. (pdf, 400kB)
  3. T. Morie, H. Ando, A. Iwata,
    Nonlinear oscillator network LSIs for image region segmentation,
    Proc. of the Third POSTECH-KYUTECH Joint Workshop on Neuroinformatics, Potech, Korea, Aug. 28, 2003.
  4. Y. Kim, T. Morie,
    Image segmentation based on a nonlinear oscillator network for perceptual organization in computer vision,
    Proc. of the Third POSTECH-KYUTECH Joint Workshop on Neuroinformatics, Potech, Korea, Aug. 28, 2003.
(Japanese papers and Domestic meetings [written in Japanese])

受賞

  1. 森江隆, 石津任章, 安藤博士, 中野鉄平, 岩田穆,
    大局的画像領域分割のためのデジタル方式抵抗ヒューズネットワーク回路,
    第5回LSI IPデザイン・アワードIP賞, 2003年6月10日

解説論文

  1. 森江隆,
    脳に迫る次世代集積回路設計技術,
    九工大通信, Vol. 15, p. 5, Jan. 1, 2003
  2. 森江隆,
    カオスから脳機能に迫る集積システム,
    明専会報, 793号, p. 13-15, Oct., 2003
  3. 森江隆,
    Artificial Neural Network LSI の設計法,
    神経回路学会誌, Vol. 10, No. 2, pp. 68-76, June 2003

国内学会, 研究会, 口頭発表

  1. 中野鉄平, 森江隆, 安藤博士, 石津任章, 岩田穆,
    大局的画像領域分割のためのデジタル方式抵抗ヒューズネットワークの設計とFPGAへの実装,
    電子情報通信学会 信学技報, VLD2002-154,ICD2002-219, 2003年3月, キャンパスプラザ・京都(京都)
  2. 森江隆, 松浦知宏, 岩田穆,
    確率的連想によるクラスタリングアルゴリズムのVLSI実現,
    電子情報通信学会 総合大会, SA-2-2, 2003年3月, 東北大学(仙台).
  3. 森江隆, 梅澤淳, 中野鉄平, 安藤博士, 岩田穆,
    AD融合方式画像特徴抽出LSIとそれを用いた自然画像認識システムの研究開発,
    特定領域研究「知的瞬時処理複合化集積システム」平成14年度最終公開シンポジウム, p. 57-79, 2003年3月, 仙台 (pdf, 2.7MB)
  4. 森江隆, 梅澤淳, 岩田穆,
    抵抗ネットワークの過渡状態を利用するガボール型フィルタ回路,
    電子情報通信学会 信学技報, NC2003-82, pp. 13-18, 2003年11月, 九州工業大学(北九州)
  5. 佐々木寛弥, 森江隆, 岩田穆,
    減衰シナプスを導入したスパイキングニューロンによるホップフィールドネットワークを用いた高速連想メモリ,
    電子情報通信学会 信学技報, NC2003-89, pp. 55-60, 2003年11月, 九州工業大学(北九州)
  6. 金永宰, 森江隆,
    物体同士の重なりにより分断された画像領域を同時抽出する非線形振動子ネットワーク,
    第5回 日本知能情報ファジィ学会九州支部学術講演会予稿集, pp. 67-68, 2003年12月, 九州工業大学(北九州)

■ 2002年 <2002> (Collaboration with Hiroshima Univ.)

Papers

  1. H. Ando, T. Morie, M. Miyake, M. Nagata, A. Iwata,
    Image Segmentation/Extraction Using Nonlinear Cellular Networks and their VLSI Implementation Using Pulse-Modulation Techniques,
    IEICE Trans. Fundamentals, Vol. E85-A, No. 2, pp. 381-388, Feb. 2002.
    IEICE Trans. Online
  2. T. Morie, T. Matsuura, M. Nagata, A. Iwata,
    A Multi-Nano-Dot Circuit and Structure Using Thermal-Noise Assisted Tunneling for Stochastic Associative Processing,
    J. Nanosci. Nanotech., Vol. 2, No. 3, pp. 343-349, June, 2002. (pdf, 720kB)
  3. K. Katayama, M. Nagata, T. Morie, A. Iwata,
    An Hadamard Transform Chip Using the PWM Circuit Technique and Its Application to Image Processing,
    IEICE Trans. Electron., Vol. E85-C, No.8, pp. 1596-1603, Aug. 2002.
    IEICE Trans. Online

International Conferences (with review)

  1. M. Nagata, Y. Murasaka, Y. Nishimori, T. Morie, A. Iwata,
    Substrate Noise Analysis with Compact Digital Noise Injection and Substrate Models,
    Proc. 7th Asia and South Pacific Design Automation Conf. (ASP-DAC 2002), pp. 71-76, Bangalore, Jan. 2002.
  2. M. Nagata, T. Morie, A. Iwata,
    Modeling Substrate Noise Generation in CMOS Digital Integrated Circuits,
    IEEE 2002 Custom Integrated Circuit Conf. (CICC 2002), pp.501-504, Orlando, May 12-15, 2002.
  3. T. Morie, T. Matsuura, M. Nagata, A. Iwata,
    A Multi-Nanodot Floating-Gate MOSFET Circuit for Spiking Neuron Models,
    2002 IEEE Silicon Nanoelectronics Workshop, pp.53-54, Honolulu, June 9, 2002.
    (pdf, 530kB)
  4. T. Morie, T. Matsuura, M. Nagata, A. Iwata,
    An Efficient Clustering Algorithm Using Stochastic Association Model and Its Implementation Using Nanostructures,
    Advances in Neural Information Processing Systems (NIPS) 14, Ed. T. G. Dietterich, S. Becker and Z. Ghahramani, pp. 1115-1122, MIT Press, Cambridge, MA, 2002. (pdf, 240kB), NIPS Online
  5. H. Ando, T. Morie, M. Nagata, A. Iwata,
    An Image Region Extraction LSI Based on a Merged/Mixed-Signal Nonlinear Oscillator Network Circuit,
    28th European Solid-State Circuits Conf. (ESSCIRC 2002), CP.11, pp. 703-706, Florence, Italy, Sept. 26, 2002.
  6. T. Nakano, T. Morie, M. Nagata, A. Iwata, A Cellular-Automaton-Type Image Extraction Algorithm and Its Implementation Using an FPGA, Proc. IEEE Asia-Pacific Conf. on Circuits and Systems (APCCAS 2002), Vol. 2, pp. 197-200, Bali, Indonesia, Oct. 30, 2002. (pdf, 160kB)

International Conferences (without review)

  1. T. Morie, J. Umezawa, T. Nakano, H. Ando, M. Nagata, A. Iwata,
    A Biologically-Inspired Object Recognition System Using Pixel-Parallel Feature Extraction VLSIs,
    Int. Invitational Workshop on Intelligent Interface Devices, pp. 35-37, Kitakyushu, March 14, 2002.
  2. T. Morie,
    A Biologically-Inspired Object Recognition System toward Pixel-Parallel VLSI Implemetation,
    Proc. of the Second POSTECH-KYUTECH Joint Workshop on Neuroinformatics p. 10, Kitakyushu, Aug. 23, 2002.
(Japanese papers and Domestic meetings [written in Japanese])

解説論文

  1. [一般向け解説記事] 森江隆, 岩田穆,
    ナノ構造における量子的確率現象を利用した知能情報処理,
    KASTレポート, Vol. 13, No. 2, pp. 10-15, 神奈川科学技術アカデミー, Mar. 2002.  (pdf, 1MB)
  2. 森江隆, 岩田穆,
    量子ドットを用いた知能情報処理回路,
    電気学会誌, Vol. 122, No. 2. pp. 94-96, 2002.
    (pdf, 110kB)

国内学会, 研究会, 口頭発表

  1. 岩田穆, 森江隆,
    アナログ・ディジタル融合回路による視覚情報処理アーキテクチャ(特別招待論文),
    電子情報通信学会 信学技報, CAS2001-94, 2002年1月
  2. 梅澤淳, 森江隆, 永田真, 岩田穆,
    セルラーニューラルネットワーク方式ガボール型フィルタ回路の 簡略化ダイナミクスの提案,
    電子情報通信学会総合大会, A-1-22, 2002年3月, 早稲田大学(東京).
  3. 森江隆, 岩田穆,
    脳機能に学ぶ画像認識集積システム(招待論文),
    電子情報通信学会 信学技報, CAS2002-37,VLD2002-51,DSP2002-77, 2002年6月, 広島大学(東広島)
    (pdf, 1.3MB)
  4. 是角圭祐, 森江隆, 野村修, 真継優和, 岩田穆,
    アナログ・デジタル融合アーキテクチャによるConvolutional Network LSIの設計,
    日本神経回路学会 第12回全国大会(JNNS2002), pp. 17-20, 2002年9月, 鳥取大学(鳥取)
  5. 今村俊文, 山本美子, 岩田穆, 石津任章, 森江 隆,
    適応型CMOSイメージセンサ,
    電子情報通信学会 信学技報, ICD2002-88, 2002年9月(浜松)
  6. 石津任章, 武田幹雄, 馬場祥宏, 佐野誠, 藤原義也, 原正純, 森江隆, 岩田穆,
    画像処理IPとFPGA実装,
    電子情報通信学会 信学技報, DSP2002-119, ICD2002-107, IE2002-70, 2002年10月(仙台)
  7. 山本美子, 武田幹雄, 渡部悠紀, 岩田穆, 森江隆, 渡邊睦,
    自律移動ロボット用のビジョンシステムと画素選択処理機能を有する並列マッチングプロセッサの開発,
    電子情報通信学会 信学技報, DII-12-51, 2002年10月, (東京)
  8. 佐々木寛弥, 森江隆, 伊井慎一郎, 岩田穆,
    パルスタイミングに基づくスパイキングホップフィールドネットワークによる高速連想メモリ,
    電子情報通信学会 信学技報, NC2002-81, pp. 91-95, 2002年11月, 九州工業大学(北九州)
  9. 中野鉄平, 森江隆, 安藤博士, 石津任章, 岩田穆,
    大局的画像領域分割のためのデジタル方式抵抗ヒューズネットワークの設計とFPGAへの実装,
    第6回システムLSIワークショップ講演資料集およびポスター資料集, pp. 223-225, 2002年11月, ラフォーレ琵琶湖(滋賀)

■ 2001年 <2001> (at Hiroshima Univ.)

Papers

  1. A. Iwata, T. Morie, M. Nagata,
    Merged Analog-Digital Circuits Using Pulse Modulation for Intelligent SoC Applications (Invited),
    IEICE Trans. Fundamentals, Vol. E84-A, No. 2, pp. 486-496, 2001.
    IEICE Trans. Online
  2. M. Nagata, J. Nagai, K. Hijikata, T. Morie, A. Iwata,
    Physical Design Guides for Substrate Noise Reduction in CMOS Digital Circuits,
    IEEE J. Solid-State Circuits, Vol. 36, No. 3, pp. 539-549, March 2001.
  3. S. Kinoshita, T. Morie, M. Nagata, A. Iwata,
    A PWM Analog Memory Programming Circuit for Floating-Gate MOSFETs with 75us Programming Time and 11b Updating Resolution,
    IEEE J. Solid-State Circuits, Vol. 36, No. 8, pp. 1286-1290, August, 2001.
  4. T. Yamanaka, T. Morie, M. Nagata, A. Iwata,
    A CMOS Stochastic Associative Processor Using PWM Chaotic Signals,
    IEICE Trans. Electronics, Vol. E84-C, No. 12, pp. 1723-1729, 2001. IEICE Trans. Online

International Conferences (with review)

  1. M. Nagata, T. Ohmoto, J. Nagai, T. Morie, A. Iwata,
    Test Circuits for Substrate Noise Evaluation in CMOS Digital ICs,
    Proc. Asia and South Pacific Design Automation Conf. (ASP-DAC2001), A1.7, pp. 13-14, Jan. 2001, Yokohama.
  2. Y. Murasaka, M. Nagata, T. Ohmoto, T. Morie, A. Iwata,
    Chip-Level Substrate Noise Analysis with Network Reduction by Fundamental Matrix Computation,
    Proc. Int. Symp. Quality Electronic Design (ISQED2001), 4C.3, pp. 482-487, Mar. 2001, San Jose.
  3. M. Nagata, T. Ohmoto, Y. Murasaka, T. Morie, A. Iwata,
    Effects of Power-Supply Parasitic Components on Substrate Noise Generation in Large-Scale Digital Circuits,
    Symp. on VLSI Circuits, #15-1, pp. 159-162, June 2001, Kyoto.
  4. A. Iwata, T. Morie, M. Nagata,
    Bio-Inspired VLSIs Based on Analog/Digital Merged Technologies (Invited),
    Extended Abstracts of the 2001 Int. Conf. Solid State Devices and Materials (SSDM2001), pp. 88-89, Tokyo, Sept. 26, 2001.
  5. T. Morie, M. Miyake, M. Nagata, A. Iwata,
    A 1-D CMOS PWM Cellular Neural Network Circuit and Resistive-Fuse Network Operation,
    Extended Abstracts of the 2001 Int. Conf. Solid State Devices and Materials (SSDM2001), pp. 90-91, Tokyo, Sept. 26, 2001.
    (pdf, 643kB)
  6. T. Morie, M. Nagata, A. Iwata,
    Design of a Pixel-Parallel Feature Extraction VLSI System for Biologically-Inspired Object Recognition Methods,
    Proc. Int. Symp. on Nonlinear Theory and its Application (NOLTA2001), pp. 371-374, Zao, Oct. 31, 2001.
    (pdf, 389kB)
  7. T. Morie, T. Matsuura, M. Nagata, A. Iwata,
    An Efficient Clustering Algorithm Using Stochastic Association Model and Its Implementation Using Nanostructures,
    Neural Information Processing Systems (NIPS2001) Abstracts of Papers, p. 56, Vancouver, Canada, Dec. 4, 2001.
    (pdf, 235kB)

Books

  1. T. Morie, M. Nagata, A. Iwata,
    An Analog-digital Merged Circuit Architecture Using PWM Techniques for Bio-inspired Nonlinear Dynamical Systems,,
    in Tsutomu Miki, Ed., "Brainware: Bio-Inspired Architecture and its Hardware Implementation" (FLSI Soft Computing Series-Volume 6),
    Chapter 3, pp. 61-87, Singapore, World Scientific Publishing, 2001.

(Japanese papers and Domestic meetings [written in Japanese])

受賞

  1. 村越健一, 森江隆, 永田真, 岩田穆,
    パルス変調方式による任意カオス信号生成回路コア,
    第3回LSI IPデザイン・アワードIP賞, 2001年5月23日

国内学会, 研究会, 口頭発表

  1. 松浦知宏, 森江隆, 永田真, 岩田穆,
    「確率的連想」によるベクトル量子化器の学習とパルス変調方式による回路実現,
    電子情報通信学会 ニューロコンピューティング研究会 NC2000-153, 2001年3月, 玉川大学(東京)(pdf, 240kB)
  2. 森江隆, 松浦知宏, 永田真, 岩田穆,
    3次元ナノドット構造を用いた単電子連想処理回路,
    電気学会全国大会, 3-S9-5, 2001年3月, 名古屋大学(名古屋).
    (pdf, 230kB)
  3. 森江隆, 安藤博士, 永田真, 岩田穆,
    反応拡散系を模擬した画像処理システム-LEGIONモデルにもとづく画像分割LSI-,
    応用物理学関係連合講演会, 29p-ZR-6, 2001年3月, 明治大学(東京)
  4. 梅澤淳, 西島誠一, 三宅誠, 森江隆, 永田真, 岩田穆,
    画像特徴抽出のためのパルス変調方式画素並列ガボールフィルタ回路,
    電子情報通信学会 集積回路研究会, SDM2001-118/ICD2001-41, 2001年8月, 室蘭工業大学(室蘭).
  5. 中野鉄平, 彦本里美, 森江隆, 永田真, 岩田穆,
    画像認識のための画素並列領域抽出アルゴリズムとFPGAへの実装,
    電子情報通信学会 集積回路研究会, SDM2001-119/ICD2001-42, 2001年8月, 室蘭工業大学(室蘭)
  6. 村坂佳隆, 永田真, 西森陽一, 森江隆, 岩田穆,
    基板等価回路と論理回路の雑音発生モデルを用いたチップレベル基板雑音解析手法,
    電子情報通信学会 集積回路研究会, ICD2001-79, 2001年9月, (神戸).
  7. 永田真, 大本貴文, 村坂佳隆, 森江隆, 岩田穆,
    大規模論理回路における基板雑音発生と電源寄生素子の効果,
    電子情報通信学会 集積回路研究会, ICD2001-80, 2001年9月, (神戸).
  8. 森江 隆, 西島 誠一, 三宅 誠, 永田 真, 岩田 穆,
    自然画像認識のために画像分割・特徴抽出を行うパルス変調方式画素並列LSI,
    第19回日本ロボット学会, 1F23, 2001年9月, 東京大学(東京).
  9. 今村俊文, 山本美子, 麥田憲司, 長谷川尚哉, 馬場祥宏, 森江隆, 永田真, 岩田穆,
    エッジ検出機能を持つCMOSイメージセンサを用いた高速ライントレーサ,
    第19回日本ロボット学会, 1F33, 2001年9月, 東京大学(東京).
  10. 山本美子, 岩田穆, 森江隆, 永田真,
    ステレオビジョンによる物体の特徴点位置と表面の検出アルゴリズム,
    電子情報通信学会 情報・システムソサイエティ大会, D-12-51, 2001年9月, 電気通信大学(調布市).
  11. 安藤博士, 三宅誠, 森江隆, 永田真, 岩田穆,
    非線形CNNを用いた画像分割・抽出とそれを実現するLSI回路の設計,
    日本神経回路学会第11回全国大会, P2-14(63), p.135, 2001年9月, (奈良).
  12. 安藤博士, 森江隆, 永田真, 岩田穆,
    非線形振動子ネットワークを用いたパルス変調方式画像抽出の設計,
    第5回システムLSIワークショップ, ポスター資料集, pp. 279-282, 2001年11月, (北九州).
  13. 松浦 知宏, 森江隆, 永田真, 岩田穆,
    確率的連想学習機能を備えたパルス変調方式ベクトル量子化器の設計,
    第5回システムLSIワークショップ, ポスター資料集, pp. 283-286, 2001年11月, (北九州).
  14. 安藤博士, 森江隆, 永田真, 岩田穆,
    画像分割・抽出を実行する非線形セルラーニューラルネットワーク回路,
    電気学会電子回路研究会, ECT-01-101, pp. 73-76, 2001年12月, (東京).

■ 2000年 <2000>

Papers

  1. H. Ando, T. Morie, M. Nagata, A. Iwata,
    A Nonlinear Oscillator Network for Gray-level Image Segmentation and PWM/PPM Circuits for its VLSI Implementation,
    IEICE Trans. Fundamentals, Vol. E83-A, No. 2, pp. 329-336, 2000.
    IEICE Trans. Online
  2. T. Morie, T. Matsuura, S. Miyata, T. Yamanaka, M. Nagata, A. Iwata,
    Quantum Dot Structures Measuring Hamming Distance for Associative Memories,
    Superlattices and Microstructures, Vol. 27, No. 5/6, pp. 613-616, 2000.
    (pdf, 158kB)
  3. T. Yamanaka, T. Morie, M. Nagata, A. Iwata,
    A single-electron stochastic associative processing circuit robust to random background-charge effects and its structure using nanocrystal floating-gate transistors,
    Nanotechnology, Vol. 11, No. 3, pp. 154-160, 2000.
    (pdf, 392kB)
  4. M. Nagata, J. Nagai, T. Morie, A. Iwata,
    Measurements and Analyses of Substrate Noise Waveform in Mixed Signal IC Environment,
    IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems, Vol. 19, No. 6, pp. 671-678, 2000.
  5. T. Morie, S. Sakabayashi, M. Nagata, A. Iwata,
    CMOS Circuits Generating Arbitrary Chaos by Using Pulse Width Modulation Techniques,
    IEEE Trans. Circuits and Systems-I, Vol. 47, No. 11, pp. 1652-1657, 2000.

International Conferences (with review)

  1. N. Takeda, M. Homma, M. Nagata, T. Morie, A. Iwata,
    A Smart Imager for the Vision Processing Front-end,
    Proc. Asia and South Pacific Design Automation Conf. (ASP-DAC2000), A1.10, pp. 19-20, Yokohama, Jan. 2000.
  2. K. Murakoshi, T. Morie, M. Nagata, A. Iwata,
    An Arbitrary Chaos Generator Core Circuit Using PWM/PPM Signals,
    Proc. Asia and South Pacific Design Automation Conf. (ASP-DAC2000), A1.12, pp. 23-24, Yokohama, Jan. 2000.
    (pdf, 134kB)
  3. M. Nagata, K. Hijikata, J. Nagai, T. Morie, A. Iwata,
    Reduced Substrate Noise Digital Design for Improving Embedded Analog Performance,
    IEEE 2000 Int. Solid-State Circuits Conf. (ISSCC 2000) Digest of Technical Papers, TP13.6, pp. 224-225, San Francisco, Feb. 2000.
  4. M. Nagata, J. Nagai, T. Morie, A. Iwata,
    Quantitative Characterization of Substrate Noise for Physical Design Guides in Digital Circuits,
    Proc. IEEE 2000 Custom Integrated Circuits Conf. (CICC 2000), #5-7, pp. 95-98, Orlando, May. 2000.
  5. A. Iwata, M. Nagata, N. Takeda, M. Homma, T. Morie,
    Pulse Modulation Circuit Architecture and its Application to Functional Image Sensors,
    Proc. IEEE Int. Symp. on Circuits and Systems (ISCAS 2000), #0113-4, pp. II-301-304, Geneva, May. 2000.
  6. T. Matsuura, T. Morie, M. Nagata, A. Iwata,
    A Multi-Quantum-Dot Associative Circuit Using Thermal-Noise Assisted Tunneling,
    Extended Abstracts of the 2000 Int. Conf. Solid State Devices and Materials (SSDM2000), pp. 306-307, Sendai, Aug. 30, 2000.
    (pdf, 229kB)
  7. K. Katayama, M. Nagata, T. Morie, A. Iwata,
    A High-Resolution Hadamard Transform Circuit Using Pulse Width Modulation Technique,
    Extended Abstracts of the 2000 Int. Conf. Solid State Devices and Materials (SSDM2000), pp. 366-367, Sendai, Aug. 30, 2000.
  8. H. Ando, T. Morie, M. Miyake, M. Nagata, A. Iwata,
    Image Object Extraction using Resistive-Fuse and Oscillator Networks and a Pulse-Modulation Circuit for their LSI Implementation,
    Extended Abstracts of the 2000 Int. Conf. Solid State Devices and Materials (SSDM2000), pp. 368-369, Sendai, Aug. 30, 2000.
    (pdf, 335kB)
  9. T. Morie, M. Miyake, S. Nishijima, M. Nagata, A. Iwata,
    A Multi-Functional Cellular Neural Network Circuit Using Pulse Modulation Signals for Image Recognition,
    Proc. 7th Int. Conf. on Neural Information Processing (ICONIP-2000), pp. 613-617, Taejon, Korea, Nov. 16, 2000.
    (pdf, 139kB)
  10. T. Morie, T. Matsuura, M. Nagata, A. Iwata,
    Quantum Dot Structures Measuring Hamming Distance for Associative Memories (Invited),
    Extended Abstracts, 4th Int. Workshop on Quantum Functional Devices (QFD2000), pp. 210-213, Kanazawa, Nov. 17, 2000.
    (pdf, 181kB)
(Japanese papers and Domestic meetings [written in Japanese])

国内学会, 研究会, 口頭発表

  1. 安藤博士, 三宅誠, 森江隆, 永田真, 岩田穆,
    抵抗ヒューズと振動子ネットワークを組み合わせた画像分割処理とそのLSI回路実現,
    電子情報通信学会 ニューロコンピューティング研究会NC99-167, (2000年3月)東京
  2. 安藤博士, 森江隆, 永田真, 岩田穆,
    画像分割用ネットワークのための非線形振動子回路の試作,
    電子情報通信学会総合大会, A-1-4, 2000年3月, 広島大学(東広島).
  3. 村越健一, 森江隆, 永田真, 岩田穆,
    PWM/PPM方式任意カオス発生回路の試作,
    電子情報通信学会総合大会, A-1-19, 2000年3月, 広島大学(東広島).
  4. 三宅誠, 森江隆, 永田真, 岩田穆,
    パルス変調方式による抵抗ヒューズネットワーク回路,
    電子情報通信学会総合大会, A-1-46, 2000年3月, 広島大学(東広島).
  5. 西島誠一, 森江隆, 永田真, 岩田穆,
    PWM方式によるガボール型フィルタ回路,
    電子情報通信学会総合大会, A-1-51, 2000年3月, 広島大学(東広島).
  6. 吉川泰正, 永田真, 森江隆, 岩田穆,
    電流制御発振器を用いたΔΣ-AD変換器,
    電子情報通信学会総合大会, C-12-40, 2000年3月, 広島大学(東広島).
  7. 村坂佳隆, 永田真, 森江隆, 岩田穆,
    F行列を用いた基板モデルによる基板雑音の解析,
    電子情報通信学会総合大会, C-12-43, 2000年3月, 広島大学(東広島).
  8. 永井仁, 永田真, 森江隆, 岩田穆,
    AD混載LSIにおける基板雑音測定法,
    電子情報通信学会総合大会, C-12-45, 2000年3月, 広島大学(東広島).
  9. 永田真、土方克昌、永井仁、森江隆、岩田 穆,
    AD混載LSIのための基板雑音低減化デジタル回路設計法,
    電子情報通信学会 信学技報ICD2000-17,(2000年5月)那覇
  10. 永田真、永井仁、森江隆、岩田 穆,
    CMOSデジタル回路の基板雑音定量評価と低雑音化レイアウト指針,
    電子情報通信学会 信学技報ICD2000-75,(2000年9月)熊本
  11. 村坂佳隆、永田真、森江隆、岩田 穆,
    CMOSデジタル回路における基板雑音の伝搬特性と実測評価,
    電子情報通信学会 信学技報ICD2000-76,(2000年9月)熊本

■ 1999年 <1999>

Papers

  1. T.Morie, J. Funakoshi, M. Nagata, A. Iwata ,
    An Analog-Digital Merged Neural Circuit Using Pulse Width Modulation Technique,
    IEICE Trans. Fundamentals, Vol. E82-A, No.2, pp.356-363, 1999.
    IEICE Trans. Online
  2. A. Iwata, N. Sakimura, M. Nagata, T. Morie,
    The Architecture of Delta Sigma Analog-to-Digital Converter using Voltage-Controlled Oscillator as a Multibit Quantizer,
    IEEE Trans. Circuits and Systems-II, Vol. 46, No.7, pp.941-945, 1999.
  3. S. Kinoshita, T. Morie, M. Nagata, A. Iwata,
    New Non-Volatile Analog Memory Circuits Using PWM Methods,
    IEICE Trans. Electron., Vol. E82-C, No. 9, pp. 1655-1661, 1999.
    IEICE Trans. Online
  4. T. Morie, K. Uchimura, Y. Amemiya,
    Analog LSI Implementation of Self-Learning Neural Networks,
    Computers and Electrical Engineering, Vol. 25, No. 5, pp. 339-355, 1999.

International Conferences (with review)

  1. A. Iwata, M. Nagata, M. Homma, H. Nakamoto, H. Higashi, N. Takeda, T. Morie,
    A CMOS Intelligent Feature Associative Processor with Functional Image Sensing and A-D merged Parallel Architecture,
    Int. Symp. on Future of Intellectual Integrated Electronics, pp. 401-411, Sendai, March 14-17, 1999.
  2. T. Morie, S. Sakabayashi, M. Nagata, A. Iwata,
    Nonlinear Dynamical Systems Utilizing Pulse Modulation Signals and a CMOS Chip Generating Arbitrary Chaos,
    Proc. 7th Int. Conf. on Microelectronics for Neural, Fuzzy and Bio-inspired Systems (MicroNeuro'99), pp. 254-260, Granada, Spain, Apr. 9, 1999.
    (pdf, 628kB)
  3. M. Nagata, Y. Kashima, D. Tamura, T. Morie, A. Iwata,
    Measurements and Analyses of Substrate Noise Waveform in Mixed Signal IC Environment,
    IEEE 1999 Custom Integrated Circuits Conf. (CICC 1999), #26.5, pp. 575-578, San Diego, USA, May 17-19, 1999.
  4. M. Nagata, M. Homma, N. Takeda, T. Morie, A. Iwata,
    A Smart CMOS Imager with Pixel Level PWM Signal Processing,
    1999 Symp. on VLSI Circuits Dig. of Technical Papers, #14.4, pp. 141-144, Kyoto, June 17-19, 1999.
  5. H. Ando, M. Miyake, T. Morie, M. Nagata, A. Iwata,
    A Nonlinear Oscillator Network Circuit for Image Segmentation with Double-threshold Phase Detection,
    Proc. 9th Int. Conf. on Artificial Neural Networks (ICANN'99), pp. 655-660, Edinburgh, UK, Sept. 7-10, 1999.
    (pdf, 201kB)
  6. H. Nakamoto, M. Nagata, T. Morie, A. Iwata,
    A Pattern Matching Processor Using Analog-Digital Merged Architecture Based on Pulse Width Modulation,
    Extended Abstracts of the 1999 Int. Conf. Solid State Devices and Materials (SSDM'99), pp. 98-99, Tokyo, Sept. 21, 1999.
  7. T. Yamanaka, T. Morie, M. Nagata and A. Iwata,
    A Stochastic Association Circuit Using PWM Chaotic Signals,
    Extended Abstracts of the 1999 Int. Conf. Solid State Devices and Materials (SSDM'99), pp. 100-101, Tokyo, Sept. 21, 1999. (pdf, 288kB)
  8. A. Iwata, M. Nagata, H. Nakamoto, N. Takeda, M. Homma, H. Higashi, T. Morie,
    A Feature Associative Processor for Image Recognition based on A-D merged Architecture,
    VLSI: system on a chip: IFIP Int. Conf. on VLSI 1999, pp.77-88, Lisbon, Dec. 3, 1999.
  9. T. Morie, T. Matsuura, S. Miyata, T. Yamanaka, M. Nagata, A. Iwata,
    Quantum Dot Structures Measuring Hamming Distance for Associative Memories,
    Surfaces and Interfaces of Mesoscopic Devices (SIMD'99), Hawaii, Dec. 10, 1999.

Books

  1. T. Morie,
    Analog VLSI Implementation of Self-learning Neural Networks,
    in G. Cauwenberghs and M. Bayoumi, Eds., "Learning on Silicon,"
    Chapter 10, pp. 213-242, Norwell, MA, Kluwer Academic, 1999.
(Japanese papers and Domestic meetings [written in Japanese])

国内学会, 研究会, 口頭発表

  1. 安藤博士, 三宅誠, 森江隆, 永田真, 岩田穆,
    2重しきい値法により位相検出を行う画像分割用振動子ネット ワークモデルとそのLSI回路構成,
    電子情報通信学会 ニューロコンピューティング研究会NC98-126, (1999年3月)東京
  2. 永田真, 田村大介、森江隆、岩田穆,
    アナログデジタル混載環境における基板雑音波形の測定と解析,
    情報処理学会 DAシンポジウム'99, pp.177-182,(1999年7月)浜松
  3. 中村恒博, 酒林聰太, 森江隆, 永田真, 岩田穆,
    任意非線形活性化関数を有するパルス変調方式ニューラルネットワーク回路,
    電子情報通信学会基礎境界ソサイエティ大会, SA-1-1, pp.203-204,(1999, 9月9日)船橋
  4. 木下茂雄, 森江隆, 永田真, 岩田穆,
    PWM方式不揮発性アナログメモリ回路,
    電子情報通信学会エレクトロニクスソサイエティ大会, C-12-32, pp.203-204,(1999, 9月9日)船橋
  5. 村坂佳隆、永田真、岩田穆、森江隆,
    F行列を用いたチップレベルの基板雑音解析法,
    電子情報通信学会 信学技報ICD99-147,(1999年9月)仙台
  6. 永田真, 田村大介、森江隆、岩田穆,
    アナログデジタル混載環境における基板雑音波形の測定と解析,
    電子情報通信学会 信学技報ICD99-149,(1999年9月)仙台
  7. 武田憲明、本間充、野間崎大輔、永田真、森江隆、岩田穆,
    PWM信号を用いた機能CMOSイメージセンサ,
    電子情報通信学会 信学技報ICD99-153,(1999年9月)仙台
  8. 番本吉則、岩田穆、森江隆、永田 真,
    PWM信号を用いた動きベクトル検出回路,
    電子情報通信学会 信学技報ICD99-154,(1999年9月)仙台
  9. 難波和秀、岩田穆、永田真、森江隆,
    フォールディング技術を用いた高速・低電力AD変換器,
    電子情報通信学会 信学技報ICD99-161,(1999年9月)仙台
  10. 児玉浩志、永田真、森江隆、岩田 穆,
    VCOを用いたΔΣAD変換器,
    電子情報通信学会 信学技報ICD99-162,(1999年9月)仙台
  11. 木下茂雄, 森江隆, 永田真, 岩田穆,
    「PWM方式不揮発性アナログメモリ回路」,
    第3回システムLSI琵琶湖ワークショップ講演資料集, pp.199-202, (1999年11月)琵琶湖
  12. 児玉浩志, 永田真, 森江隆, 岩田穆,
    「低ジッタCMOS VCO回路の設計」,
    第3回システムLSI琵琶湖ワークショップ講演資料集, pp.203-205, (1999年11月)琵琶湖

■ 1998年 <1998>

Papers

  1. M. Saen, T. Morie, M. Nagata, A. Iwata,
    A Stochastic Associative Memory using Single-Electron Tunneling Devices,
    IEICE Trans. Electron., Vol. E81-C, No.1, pp.30-35, 1998.
    IEICE Trans. Online

International Conferences (with review)

  1. T. Morie, H. Ando, S. Sakabayashi, M. Nagata, A. Iwata,
    A New PWM Technique Implementing Arbitrary Nonlinear Dynamics and its Application to Oscillator Neuron,
    The 2nd R.I.E.C. Int. Symp. on Design and Architecture of Information Processing, Systems based on the Brain Information Principles, Sendai, March 16-18, 1998.
  2. A. Iwata, N. Sakimura, M. Nagata, T. Morie,
    An Architecture of Delta Sigma A-to-D Converters using a Voltage Controlled Oscillator as a Multi-bit Quantizer,
    IEEE Int. Symp. on Circuits and Systems (ISCAS98), TPA14-5, pp. I-389-392, June 2, 1998.
  3. T. Yamanaka, T. Morie, M. Nagata, A. Iwata,
    A Stochastic Associative Memory Using Single-Electron Devices and Its Application to Digit Pattern Association,
    Extended Abstracts of the 1998 Int. Conf. Solid State Devices and Materials (SSDM'98), pp. 190-191, Hiroshima, Sept. 8, 1998. (pdf, 63kB)
  4. T. Morie, S. Sakabayashi, H. Ando, M. Nagata, A. Iwata,
    Pulse Modulation Circuit Techniques for Nonlinear Dynamical Systems,
    Proc. Int. Symp. on Nonlinear Theory and its Application (NOLTA'98), pp. 447-450, Crans-Montana, Sept. 16, 1998. (pdf, 330kB)
  5. T. Morie, J. Funakoshi, M. Nagata, A. Iwata,
    LSI Implementation of Neural Networks Using A Pulse-Width Modulation Method,
    Proc. 5th Int. Conf. on Soft Computing and Information/Intelligent Systems (IIZUKA'98), pp. 118-121, Iizuka, Oct. 18, 1998.
  6. S. Sakabayashi, T. Morie, M. Nagata, A. Iwata,
    Nonlinear Function Generators and Chaotic Signal Generators Based on Pulse-Phase Modulation,
    Proc. 5th Int. Conf. on Neural Information Processing (ICONIP'98), pp. 582-585, Kitakyushu, Oct. 21, 1998.
    (pdf, 473kB)
  7. H. Ando, T. Morie, M. Nagata, A. Iwata,
    Oscillator Networks for Image Segmentation and their Circuits using Pulse Modulation Methods,
    Proc. 5th Int. Conf. on Neural Information Processing (ICONIP'98), pp. 586-589, Kitakyushu, Oct. 21, 1998. (pdf, 198kB)
(Japanese papers and Domestic meetings [written in Japanese])

解説論文

  1. 岩田, 永田, 森江,
    アナログ・デジタル融合回路による知能処理LSI,
    電子情報通信学会誌, Vol. 81, No. 9, pp.893-897, 1998.

書籍

  1. CMOSアナログ回路設計技術(岩田穆 監修),
    岩田穆, 森江隆, 永田真 他(分担執筆)
    (株)トリケップス, 1998

国内学会, 研究会, 口頭発表

  1. 安藤博士, 酒林聰太, 森江隆, 永田真, 岩田穆,
    画像分割機能を有する振動子ネットワークとPWM方式による回路実現
    電子情報通信学会 ニューロコンピューティング研究会NC97-155(1998年3月)玉川大学
  2. 永田真、野間崎大輔、森江隆、岩田穆,
    パルス幅変調信号によるアナログ・デジタル融合回路アーキテクチャ,
    電気学会 全国大会、S.13-3 (1998年3月)慶應大学
  3. 森江隆, 中村恒博, 永田真, 岩田穆,
    誤差逆伝搬学習におけるノイズの効果とファールトトレランス,
    電子情報通信学会 集積回路研究会ICD98-44,FTS98-44(1998年5月)広島
  4. 本間充, 武田憲明, 岩田穆, 永田真, 森江隆,
    PWM信号を用いたCMOS機能イメージャの設計,
    電子情報通信学会 集積回路研究会ICD98-126(1998年8月)盛岡
  5. 東裕人, 安藤博士, 永田真, 森江隆, 岩田穆,
    PWMを用いたセルオートマトン型イメージ処理回路の構成,
    電子情報通信学会 集積回路研究会ICD98-127(1998年8月)盛岡
  6. 中本裕之, 野間崎大輔, 福原幸夫, 永田真, 森江隆, 岩田穆,
    PWM信号を用いたAD融合パターンマッチング回路,
    電子情報通信学会 集積回路研究会ICD98-128(1998年8月)盛岡
  7. 木下茂雄, 森江隆, 永田真, 岩田穆,
    PWM信号を用いた不揮発性アナログメモリ回路,
    電子情報通信学会 集積回路研究会ICD98-129(1998年8月)盛岡
  8. 土方克昌, 加島洋二, 永田真, 森江隆, 岩田穆,
    AD混載LSIのための低雑音CMOS論理回路,
    電子情報通信学会 集積回路研究会ICD98-134(1998年8月)盛岡
  9. 加島洋二, 土方克昌, 上田洋介, 福原幸夫, 永田真, 森江隆, 岩田穆,
    広帯域検出回路を用いた基板雑音の波形評価,
    電子情報通信学会 集積回路研究会ICD98-135(1998年8月)盛岡
  10. 酒林聰太, 森江隆, 永田真, 岩田穆,
    PPM方式を用いた非単調関数生成回路/カオス信号発生回路,
    電子情報通信学会 基礎・境界ソサイエティ大会, A-1-20 (1998年9月)山梨
  11. 山中登志夫, 森江隆, 永田真, 岩田穆,
    単電子動作による確率的連想回路,
    電子情報通信学会 情報・システムソサイエティ大会, D-2-6 (1998年9月)山梨
  12. 武田, 本間, 岩田, 永田, 森江,
    PWM信号を用いたCMOSイメージセンサ,
    電子情報通信学会 第2回システムLSI琵琶湖ワークショップ ポスタセッション(9)

■ 1997年 <1997>

Papers

  1. T. Morie, O. Fujita, K. Uchimura,
    Self-Learning Analog Neural Network LSI with High-Resolution Non-volatile Analog Memory and a Partially-Serial Weight-Update Architecture ,
    IEICE Trans. Electron., Vol. E80-C, No.7, pp. 990-995, 1997.
  2. T. Morie, S. Sakabayashi, M. Nagata, A. Iwata,
    Nonlinear function generators and chaotic signal generators using a pulse-width modulation method,
    Electron. Lett., Vol. 33, No. 16, pp.1351-1352, 1997.
(Japanese papers and Domestic meetings [written in Japanese])

国内学会, 研究会, 口頭発表

  1. 岩田穆, 永田真, 森江隆, 本間充, 東裕人, 小川武則,
    PWM方式機能イメージセンサの構成,
    信学技報集積回路, ICD97-114, 8月, 1997年
  2. 酒林, 森江, 永田, 岩田,
    PWM方式を用いた非単調関数発生/カオス信号発生回路,
    信学会ソサイアティ大会(1997年9月), 早稲田大学
  3. 船越, 永田, 森江, 岩田,
    PWM信号を用いたニューロン回路,
    信学会ソサイアティ大会(1997年9月), 早稲田大学
  4. 佐圓, 森江, 永田, 岩田,
    単電子トンネルデバイスを用いた確率論的連想メモリ,
    信学会ソサイアティ大会(1997年9月), 早稲田大学
  5. 森江, 酒林, 永田, 岩田,
    非線形ダイナミクスを実現するパルス幅変調(PWM)回路,
    日本神経回路学会, P1-1(4), (1997年11月), 金沢工業大学
ページトップ